公开(公告)号：FR2953063A1

公开(公告)日：2011-05-27

申请号：FR0958223

申请日：2009-11-20

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： JARRY VINCENT ,  FERON MARC ,  BARREAU LAURENT

IPC: H01L21/56 ,  H01L21/60

Abstract: L'invention concerne un procédé d'encapsulation de composants électroniques, comprenant les étapes suivantes : former, dans une première face d'une tranche semiconductrice, des composants électroniques (12, 14) et des tranchées remplies de conducteur (16) ; former un empilement d'interconnexion (18) ; former des premiers plots d'accrochage (24) et reporter au moins une puce (28) sur lesdits premiers plots d'accrochage ; déposer une couche de résine épaisse (30) ; amincir la tranche jusqu'à laisser apparaître le fond des tranchées (16) ; former des seconds plots d'accrochage (36) sur la face inférieure de la tranche, en regard des tranchées, et former des billes de soudure (38) sur les seconds plots ; former une seconde couche de résine (40), la seconde couche de résine ne recouvrant pas les billes ; amincir la première couche de résine (30) ; coller une première bande adhésive (4 6) sur la première couche de résine ; et découper la structure en puces.

公开(公告)号：FR3092698B1

公开(公告)日：2021-05-07

申请号：FR1901349

申请日：2019-02-11

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： MENARD SAMUEL ,  BARREAU LAURENT

IPC: H01L23/58 ,  H01L27/04 ,  H01L29/40

Abstract: Assemblage comportant un composant vertical de puissance monté sur une plaque métallique de connexion La présente description concerne un assemblage comportant : - un composant vertical de puissance (100) comportant un substrat semiconducteur (101), une première électrode (A2) en contact avec une face inférieure du substrat (101), et une deuxième électrode (A1) en contact avec une face supérieure du substrat (101) ; - une plaque métallique de connexion (150) disposée du côté de la face inférieure du substrat (101) ; et - une entretoise métallique (140) comportant une face inférieure soudée à la plaque métallique de connexion (150) et une face supérieure soudée à la première électrode (A2) du composant vertical de puissance, l'entretoise métallique (140) étant en le même métal que la plaque métallique de connexion (150). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR2953064B1

公开(公告)日：2011-12-16

申请号：FR0958225

申请日：2009-11-20

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： FERON MARC ,  JARRY VINCENT ,  BARREAU LAURENT

IPC: H01L21/56 ,  H01L21/60 ,  H05K3/32

公开(公告)号：FR2953063B1

公开(公告)日：2012-08-24

申请号：FR0958223

申请日：2009-11-20

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： JARRY VINCENT ,  FERON MARC ,  BARREAU LAURENT

IPC: H01L21/56 ,  H01L21/60

公开(公告)号：FR2953064A1

公开(公告)日：2011-05-27

申请号：FR0958225

申请日：2009-11-20

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： FERON MARC ,  JARRY VINCENT ,  BARREAU LAURENT

IPC: H01L21/56 ,  H01L21/60 ,  H05K3/32

Abstract: L'invention concerne un procédé d'encapsulation de composants électroniques, comprenant les étapes suivantes : former, dans une première face d'une tranche semiconductrice (10) , des composants électroniques ; former, sur la première face, un empilement d'interconnexion (18) comprenant des pistes et vias conducteurs séparés par un matériau isolant ; former des premiers et deuxièmes plots (24B, 24A) d'accrochage sur l'empilement d'interconnexion ; amincir la tranche, excepté au moins sur son contour (28) ; remplir la région amincie d'une première couche de résine (38) ; reporter au moins une première puce (42) sur les premiers plots d'accrochage (24B) et former des billes de soudure (44) sur les deuxièmes plots d'accrochage (24A) ; déposer une seconde couche de résine (46) recouvrant les premières puces (42) et recouvrant partiellement les billes de soudure (44) ; coller une bande adhésive (48) sur la première couche de résine (38) ; et découper la structure en puces individuelles.