公开(公告)号：FR2913145A1

公开(公告)日：2008-08-29

申请号：FR0701269

申请日：2007-02-22

Applicant: STMICROELECTRONICS CROLLES SAS

Inventor： CORONEL PHILIPPE ,  COUDRAIN PERCEVAL ,  MAZOYER PASCALE

IPC: H01L21/50 ,  H01L21/60 ,  H01L23/48

Abstract: Un procédé d'assemblage de deux parties d'un circuit électronique intégré (1A, 1B) procède en deux étapes successives. Lors d'une première étape, les deux parties de circuit sont rendues solidaires par un collage moléculaire, réalisé sur des faces d'application respectives (SA, SB) des deux parties. Lors d'une seconde étape, des connexions électriques sont formées à partir de portions de connexions (2A, 2B) prévues initialement dans les faces d'application des deux parties de circuit. Les connexions formées traversent l'interface de collage, et sont compatibles avec une solidité et un niveau d'intégration du circuit qui sont élevés.

公开(公告)号：FR2913145B1

公开(公告)日：2009-05-15

申请号：FR0701269

申请日：2007-02-22

Applicant: STMICROELECTRONICS CROLLES SAS

Inventor： CORONEL PHILIPPE ,  COUDRAIN PERCEVAL ,  MAZOYER PASCALE

IPC: H01L21/50 ,  H01L21/60 ,  H01L23/48

Abstract: A process for assembling two parts of an integrated electronic circuit has two successive steps. During a first step, the two circuit parts are made into a single unit by molecular bonding, realized on respective application surfaces of the two parts. During a second step, electrical connections are formed from connection portions already present in the application surfaces of the two circuit parts. The connections formed extend across the bonding interface, and are compatible with a high reliability and a high level of integration of the circuit.

公开(公告)号：FR2897201B1

公开(公告)日：2008-04-25

申请号：FR0600970

申请日：2006-02-03

Applicant: STMICROELECTRONICS CROLLES SAS

Inventor： WACQUEZ ROMAIN ,  CORONEL PHILIPPE ,  LENOBLE DAMIEN ,  CERUTTI ROBIN ,  SKOTNICKI THOMAS

IPC: H01L29/78 ,  H01L21/336

Abstract: A planar transistor device includes two independent gates (a first and second gates) along with a semiconductor channel lying between the gates. The semiconductor channel is formed of a first material. The channel includes opposed ends comprising dielectric zone with a channel region positioned between the gates. The dielectric zones comprises an oxide of the first material.

公开(公告)号：FR2897201A1

公开(公告)日：2007-08-10

申请号：FR0600970

申请日：2006-02-03

Applicant: STMICROELECTRONICS CROLLES SAS

Inventor： WACQUEZ ROMAIN ,  CORONEL PHILIPPE ,  LENOBLE DAMIEN ,  CERUTTI ROBIN ,  SKOTNICKI THOMAS

IPC: H01L29/78 ,  H01L21/336

Abstract: Dispositif de transistor planaire 4 à doubles grilles indépendantes, comprenant une première et une deuxième grilles 6a, 6b, un canal semi-conducteur 14 disposé entre les grilles et comprenant un premier matériau, et une zone diélectrique 20, 21 disposée entre les grilles, délimitant le canal semi-conducteur 14 et comprenant un oxyde du premier matériau et procédé de fabrication.