公开(公告)号：EP1883112B1

公开(公告)日：2015-07-01

申请号：EP07112649.4

申请日：2007-07-17

Applicant: STMICROELECTRONICS S.A. ,  Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

Inventor： Cazaux, Yvon ,  Coronel, Philippe ,  Fenouillet-Béranger, Claire ,  Roy, François

IPC: H01L27/146

CPC classification number: H01L27/14634 ,  H01L27/14632 ,  H01L27/1464 ,  H01L27/14687

公开(公告)号：EP1494287A1

公开(公告)日：2005-01-05

申请号：EP04291637.9

申请日：2004-06-29

Applicant: STMicroelectronics S.A.

Inventor： Jacquet, François ,  Candellier, Philippe ,  Cerutti, Robin ,  Coronel, Philippe ,  Mazoyer, Pascale

IPC: H01L27/06

CPC classification number: H01L27/0688 ,  G11C11/405 ,  H01L27/108

Abstract: Un élément intégré de mémoire dynamique à accès aléatoire comprend deux cellules (C0, C1) pour le stockage de deux bits respectifs, une zone de source (102) et une zone de drain (103). Chaque cellule comprend un transistor à effet de champ ayant une grille (4, 14) et une portion intermédiaire (1, 11). Chaque transistor comprend en outre une source (2, 12), un drain (3, 13) et un canal (1c, 11c) disposés respectivement dans la zone de source, la zone de drain et la portion intermédiaire (1, 11). L'élément comprend une électrode de polarisation (24) disposée entre les portions intermédiaires (1, 11) respectives des deux transistors, l'électrode de polarisation étant couplée de façon capacitive avec la portion intermédiaire de chaque transistor.

Abstract translation: 该单元具有用于存储两个独立位的一对单元（C1，C2），并且分别包括具有栅格（4,14）的场效应晶体管。 通道布置在源极区（102）中，并且两个晶体管布置在源极区和漏极区之间。 单极化电极（24）布置在两个晶体管的中间部分（1,11）之间。 还包括用于在基板的表面上制造集成DRAM的方法的独立权利要求。

公开(公告)号：EP1271629A2

公开(公告)日：2003-01-02

申请号：EP02291499.8

申请日：2002-06-14

Applicant: STMicroelectronics S.A.

Inventor： Ferreira, Paul ,  Coronel, Philippe

IPC: H01L21/266 ,  H01L21/033

CPC classification number: H01L21/823892 ,  H01L21/033 ,  H01L21/266 ,  H01L21/823807

Abstract: L'invention concerne un procédé de traitement d'une portion de la surface (2) d'un substrat selon un premier et un deuxième traitements de surface différents l'un de l'autre et destinés respectivement à un premier groupe de zones (3a) et à un deuxième groupe de zones (3b) de ladite portion de surface (2), ces deux groupes de zones étant complémentaires l'un de l'autre par rapport à ladite portion, le procédé permettant de ne mettre en oeuvre qu'une seule opération de positionnement d'un masque qui différencie les zones des premier et deuxième groupes de zones, en utilisant les mêmes matériaux de protection pour les zones de chaque groupe de zones contre les effets du traitement destiné aux zones de l'autre groupe de zones. Application à l'obtention de produits semi-conducteurs.

Abstract translation: 用于处理基板的表面的（1）包括两个组区的一部分的方法（3A，3B），它们是相互互补的，并设计成接收不同的处理包括四个步骤：从效果区域（3b）中的选择性保护 在第一次治疗的，进行与表面的第一处理，以实现仅区域（3a），从所述第二处理的效果区域（3a）的选择性保护，并进行与表面的第二处理，以实现仅区 （图3b）。 第三步包括五个子步骤：执行对区域（3a）相对于所述第二处理，部分去除屏幕层的的效果的画面层，实现对区域（3a）的屏幕保护层，部分移除该屏幕保护的 层，并且上述区域的去除屏蔽层的（图3b）。 屏幕保护层呈现两个不同的状态，所述第二具有较高电阻的到移除比屏幕布局的保护层的属性。 上的区域中选择性地除去保护层（3b）的包括机械磨损，干式蚀刻，平面化蚀刻，溶解，或化学作用的工序; 选择性去除被控制相对于所述移除存在于同一区域上方的屏幕保护层的。 屏幕保护层通过施加在就地处理从第一到第二状态通过。 屏幕保护层是光敏性的且易于开发。 所述表面处理是通过向原子或离子物质，其允许不同的掺杂区的创建的植入。 一种半导体产品进行处理或通过实施该方法获得。

公开(公告)号：EP1304734A3

公开(公告)日：2010-01-27

申请号：EP02292537.4

申请日：2002-10-15

Applicant: STMicroelectronics S.A.

Inventor： Marty, Michel ,  Leverd, François ,  Coronel, Philippe ,  Torres, Joaquin

IPC: H01L21/764 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/764

Abstract: Il s'agit d'une tranchée d'isolement creusée dans un substrat semi-conducteur (1) comportant des flancs (2) et un fond (3). Sur les flancs (2) sont rapportés des espaceurs (7) en vis à vis, ils visent à créer un canal (14) réduit entre les flancs (2). Le fond (3) et les espaceurs (7) sont tapissés d'un matériau électriquement isolant (8) délimitant une cavité vide fermée (9).
Application à la fabrication de circuits intégrés.

Abstract translation: 在包含一些壁（2）和底部（3）的半导体衬底（1）中的中空绝缘沟槽包括一些在壁上相对地构成的间隔物（7），以在壁之间形成小的通道（14） 。 间隔件和底部覆盖有限定封闭的空腔（9）的电绝缘材料（8）。 <？>独立权利要求也包括在内：（a）包含这种绝缘沟槽的集成电路; （b）在半导体衬底中制造这种绝缘沟槽的方法。

公开(公告)号：EP1396882A3

公开(公告)日：2007-09-05

申请号：EP03292012.6

申请日：2003-08-11

Applicant: STMicroelectronics S.A.

Inventor： Bustos, Jessy ,  Coronel, Philippe ,  Regnier, Christophe ,  Wacquant, Francois ,  Tavel, Brice ,  Skotnicki, Thomas

IPC: H01L21/336 ,  H01L21/768 ,  H01L21/762

CPC classification number: H01L29/517 ,  H01L21/28061 ,  H01L21/28079 ,  H01L21/28097 ,  H01L21/28114 ,  H01L21/28167 ,  H01L21/76224 ,  H01L21/76251 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/823828 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/66545

Abstract: Un procédé de réalisation d'un composant électronique comprend le recouvrement d'un substrat (100) par une portion (P) délimitant avec le substrat un volume (V) rempli au moins partiellement d'un matériau temporaire, l'évacuation du matériau temporaire par une cheminée (C) d'accès audit volume, et le dépôt d'un matériau de remplissage (7) dans ledit volume à partir de précurseurs amenés par la cheminée. Le procédé est particulièrement adapté pour la réalisation d'une grille d'un transistor de type MOS. Dans ce cas, le matériau de remplissage est conducteur, et un matériau isolant électrique de revêtement (8) peut aussi être déposé dans ledit volume avant le matériau de remplissage conducteur.

公开(公告)号：EP1385198A1

公开(公告)日：2004-01-28

申请号：EP03354067.5

申请日：2003-07-23

Applicant: STMicroelectronics S.A.

Inventor： Ferreira, Paul ,  Coronel, Philippe

IPC: H01L21/60

CPC classification number: H01L21/76897 ,  H01L21/0337 ,  H01L21/31144

Abstract: L'invention concerne un procédé de formation d'ouvertures de contact en divers emplacements de la surface supérieure d'un circuit intégré comprenant des zones surélevées, des ouvertures critiques (42) devant être formées entre deux zones surélevées voisines, comprenant les étapes consistant à recouvrir la structure d'une première couche de protection (20) ; former des ouvertures non critiques (41) dans la première couche de protection ; revêtir la structure d'une seconde couche de protection (30) ; procéder à une irradiation oblique de sorte que la seconde couche de protection n'est pas irradiée au fond des régions situées entre deux zones surélevées ; éliminer les parties non irradiées de la seconde couche de protection ; éliminer les parties de la première couche de protection situées sous la seconde couche de protection aux emplacements où cette seconde couche de protection a été éliminée ; et éliminer les parties irradiées de la seconde couche de protection.

Abstract translation: 在较高区域之间的区域中在集成电路的上表面中形成接触开口的方法在两个情况下应用，当较高区域与非临界开口（41）良好间隔时，并且当较高区域与临界开口接近时 （42）。 该方法包括用第一保护层（20）覆盖上表面结构的步骤; 使非临界开口（41）在第一保护层中; 用二级保护层覆盖结构; 进行倾斜照射，使得第二保护层不在两个较高区域之间的区域的底部照射; 消除第二保护层的非照射部分; 在第二保护层已被去除的位置消除第一保护层的部分; 并消除第二保护层的照射部分。 第一保护层（20）是氮化硅。 第二保护层是多晶硅。 照射过程是硼注入工艺。 倾斜照射以45-60度的角度进行。 较高的区域对应于MOS晶体管的栅极（3）。 容易接触的区域即短路区域被金属硅化物覆盖。 制造非临界开口（41）的步骤包括用平坦化层覆盖结构的步骤; 在开口的位置消除平坦化层; 蚀刻第一保护层中的开口; 并消除平坦化层。 平坦化层为树脂。

公开(公告)号：EP1396882A2

公开(公告)日：2004-03-10

申请号：EP03292012.6

申请日：2003-08-11

Applicant: STMicroelectronics S.A.

Inventor： Bustos, Jessy ,  Coronel, Philippe ,  Regnier, Christophe ,  Wacquant, Francois ,  Tavel, Brice ,  Skotnicki, Thomas

IPC: H01L21/336 ,  H01L21/768 ,  H01L21/762

CPC classification number: H01L29/517 ,  H01L21/28061 ,  H01L21/28079 ,  H01L21/28097 ,  H01L21/28114 ,  H01L21/28167 ,  H01L21/76224 ,  H01L21/76251 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/823828 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/66545

Abstract: Un procédé de réalisation d'un composant électronique comprend le recouvrement d'un substrat (100) par une portion (P) délimitant avec le substrat un volume (V) rempli au moins partiellement d'un matériau temporaire, l'évacuation du matériau temporaire par une cheminée (C) d'accès audit volume, et le dépôt d'un matériau de remplissage (7) dans ledit volume à partir de précurseurs amenés par la cheminée. Le procédé est particulièrement adapté pour la réalisation d'une grille d'un transistor de type MOS. Dans ce cas, le matériau de remplissage est conducteur, et un matériau isolant électrique de revêtement (8) peut aussi être déposé dans ledit volume avant le matériau de remplissage conducteur.

Abstract translation: 生产的电子部件的besteht的：与基片的体积（V）的限定（a）用的部分（P）覆盖的基板（100）的表面（S）至少部分填充有临时材料; （B）由一轴（C）抽空从卷临时材料的体积之间以及访问表面延伸; （C）在导电填充引入材料（7）进入从一些前体经由轴供给的体积。 因此独立权利要求中包括了：（1）与由该方法制造的栅极的场效应晶体管; （2）电子设备结合这样的晶体管。

公开(公告)号：EP1271629A3

公开(公告)日：2006-04-12

申请号：EP02291499.8

申请日：2002-06-14

Applicant: STMicroelectronics S.A.

Inventor： Ferreira, Paul ,  Coronel, Philippe

IPC: H01L21/266 ,  H01L21/033

CPC classification number: H01L21/823892 ,  H01L21/033 ,  H01L21/266 ,  H01L21/823807

Abstract: L'invention concerne un procédé de traitement d'une portion de la surface (2) d'un substrat selon un premier et un deuxième traitements de surface différents l'un de l'autre et destinés respectivement à un premier groupe de zones (3a) et à un deuxième groupe de zones (3b) de ladite portion de surface (2), ces deux groupes de zones étant complémentaires l'un de l'autre par rapport à ladite portion, le procédé permettant de ne mettre en oeuvre qu'une seule opération de positionnement d'un masque qui différencie les zones des premier et deuxième groupes de zones, en utilisant les mêmes matériaux de protection pour les zones de chaque groupe de zones contre les effets du traitement destiné aux zones de l'autre groupe de zones. Application à l'obtention de produits semi-conducteurs.

公开(公告)号：EP1321430A1

公开(公告)日：2003-06-25

申请号：EP02292916.0

申请日：2002-11-25

Applicant: STMicroelectronics S.A.

Inventor： Farcy, Alexis ,  Coronel, Philippe ,  Ancey, Pascal ,  Torres, Joaquin

IPC: B81B7/00 ,  B81B7/02 ,  B81C3/00

CPC classification number: B81C1/0023 ,  B29C2043/5825

Abstract: La fabrication d'un circuit intégré comporte une première phase de réalisation d'une puce électronique et une deuxième phase de réalisation d'au moins un composant auxiliaire disposé au-dessus de la puce et d'un capot protecteur recouvrant le composant auxiliaire. Selon un mode de mise en oeuvre, la première phase de réalisation de la puce PC s'effectue à partir d'un premier substrat semiconducteur et comporte la formation d'une cavité CV située dans une zone choisie de la puce et débouchant au niveau de la surface supérieure de la puce. La deuxième phase de réalisation comporte la réalisation du composant auxiliaire CAX à partir d'un deuxième substrat semiconducteur SB2, distinct du premier, puis le placement dans ladite cavité, du composant auxiliaire supporté par le deuxième substrat SB2, et l'adhésion mutuelle du deuxième substrat sur la surface supérieure de la puce située à l'extérieur de ladite cavité, le deuxième substrat SB2 formant alors également ledit capot protecteur.

Abstract translation: 该电路包括支撑所述电子电路中的第一半导体衬底，并进行上机电元件的第二基板。 两个基底粘合在一起形成用于辅助成分的密封和保护外壳。 制造的第一阶段包括形成第一衬底内的半导体芯片（PC），并且在上表面上形成空腔的这个基片，以适应于辅助成分。 甲壁仍然围绕腔，留下所述空腔为好。 第二阶段包括在第二半导体基板（SB2），从所述第一分开形成的所述辅助部件（CAX）的。 然后，第二基片被翻转并施加于第一基板与所述辅助部件悬挂在第一衬底的空腔中的盖子。 两个基底粘合在一起形成用于辅助成分的密封和保护外壳。

公开(公告)号：EP1304734A2

公开(公告)日：2003-04-23

申请号：EP02292537.4

申请日：2002-10-15

Applicant: STMicroelectronics S.A.

Inventor： Marty, Michel ,  Leverd, François ,  Coronel, Philippe ,  Torres, Joaquin

IPC: H01L21/764 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/764

Abstract: Il s'agit d'une tranchée d'isolement creusée dans un substrat semi-conducteur (1) comportant des flancs (2) et un fond (3). Sur les flancs (2) sont rapportés des espaceurs (7) en vis à vis, ils visent à créer un canal (14) réduit entre les flancs (2). Le fond (3) et les espaceurs (7) sont tapissés d'un matériau électriquement isolant (8) délimitant une cavité vide fermée (9).
Application à la fabrication de circuits intégrés.