公开(公告)号：EP1939753B1

公开(公告)日：2016-10-05

申请号：EP07123539.4

申请日：2007-12-19

Applicant: STMICROELECTRONICS S.A.

Inventor： Martinez, Albert ,  Orlando, William

IPC: G06F12/14 ,  G06F21/52 ,  G06F21/60 ,  G06F21/62 ,  G06F21/79

CPC classification number: G06F21/62 ,  G06F12/1408 ,  G06F12/1483 ,  G06F21/52 ,  G06F21/602 ,  G06F21/79 ,  G06F2212/1052 ,  G06F2221/033 ,  G06F2221/2105

公开(公告)号：EP1406445B1

公开(公告)日：2006-03-08

申请号：EP03300135.5

申请日：2003-09-30

Applicant: STMicroelectronics S.A.

Inventor： Gabriele, Sophie ,  Orlando, William

IPC: H04N7/16 ,  G07F7/00

CPC classification number: G06Q20/1235 ,  G06Q20/127 ,  G07F15/12 ,  G07F17/0014

公开(公告)号：EP1489489A1

公开(公告)日：2004-12-22

申请号：EP04300321.9

申请日：2004-06-10

Applicant: STMicroelectronics S.A.

Inventor： Bardouillet, Michel ,  Orlando, William ,  Malherbe, Alexandre ,  Anguille, Claude

IPC: G06F7/58

CPC classification number: G06F7/58

Abstract: L'invention concerne un circuit (4) de contrôle du caractère aléatoire d'un flux de bits, comportant un registre d'entrée (41) à décalage recevant le flux de bits et dont les sorties sont exploitées en parallèle, au moins un élément de comparaison (42) du contenu au moins partiel du registre d'entrée par rapport à des motifs prédéterminés (PATT), une pluralité de compteurs (CNT) en nombre au plus égal au nombre de motifs prédéterminés, et un élément de détection (44) du dépassement d'au moins un seuil par l'un des compteurs, le résultat de cette détection conditionnant l'état d'un mot ou bit (VAL) indicateur du caractère aléatoire ou non du flux de bits.

Abstract translation: 电路具有用于接收比特流的输入移位寄存器（41）和用于将寄存器的内容与存储在表（43）中的预定模式进行比较的比较器（42）。 负载检测器（44）检测计数器相对于确定的阈值的溢出。 检测器提供结果来调节由随机数发生器提供的位流的字或随机性验证位的状态。

公开(公告)号：EP1267248B1

公开(公告)日：2010-04-21

申请号：EP02354095.8

申请日：2002-06-11

Applicant: STMicroelectronics S.A.

Inventor： Orlando, William ,  Wuidart, Luc ,  Bardouillet, Michel ,  Balthazar, Pierre

IPC: G06F21/02

CPC classification number: H01L23/57 ,  G06F21/123 ,  G06F21/79 ,  H01L23/544 ,  H01L2223/54473 ,  H01L2924/0002 ,  H04L9/0866 ,  H01L2924/00

公开(公告)号：EP1452946B1

公开(公告)日：2006-09-27

申请号：EP04300082.7

申请日：2004-02-13

Applicant: STMicroelectronics S.A.

Inventor： Orlando, William ,  Nicolai, Jean

IPC: G06F1/00

CPC classification number: G06F21/725 ,  G06F21/10 ,  G06F2221/2135 ,  G06F2221/2137

公开(公告)号：EP1406445A1

公开(公告)日：2004-04-07

申请号：EP03300135.5

申请日：2003-09-29

Applicant: STMicroelectronics S.A.

Inventor： Gabriele, Sophie ,  Orlando, William

IPC: H04N7/16 ,  G07F7/00

CPC classification number: G06Q20/1235 ,  G06Q20/127 ,  G07F15/12 ,  G07F17/0014

Abstract: L'invention concerne un système de détection de dépassement de conditions temporelles (CONDTj) d'au moins une application (APPLi) en cours d'exécution par un processeur (2), comportant : un élément (7) de mémorisation des conditions temporelles, lesdites conditions étant triées par ordre croissant d'échéance ; un registre (3) de stockage de la condition la plus proche de la date courante ; et un comparateur (4) de l'échéance contenue dans ledit registre par rapport à la date courante du système.

Abstract translation: 该数字内容的权限管理系统具有从应用程序（APPLI）通过时间的条件（CONDtj），而（2）的操作的处理器的检测。 有为了跨越期满时间排序时间元件（7），和一个寄存器（3）存储最近的当前日期的条件。 比较器（4）提供相对于当前系统日期期满寄存器。

公开(公告)号：EP1489489B1

公开(公告)日：2008-05-21

申请号：EP04300321.9

申请日：2004-06-10

Applicant: STMicroelectronics S.A.

Inventor： Bardouillet, Michel ,  Orlando, William ,  Malherbe, Alexandre ,  Anguille, Claude

IPC: G06F7/58 ,  H03K3/84

CPC classification number: G06F7/58

公开(公告)号：EP1452946A3

公开(公告)日：2005-06-08

申请号：EP04300082.7

申请日：2004-02-13

Applicant: STMicroelectronics S.A.

Inventor： Orlando, William ,  Nicolai, Jean

IPC: G06F1/00

CPC classification number: G06F21/725 ,  G06F21/10 ,  G06F2221/2135 ,  G06F2221/2137

Abstract: L'invention concerne un circuit électronique (2) comprenant un premier compteur (8) prévu pour être cadencé avec une première période (T1) par un oscillateur à quartz (6) externe au circuit, comprenant un deuxième compteur (12) cadencé avec une deuxième période (T2) par un oscillateur (14) interne au circuit, le deuxième compteur (12) étant prévu pour être réinitialisé chaque fois que le contenu du premier compteur est un multiple d'une première valeur prédéterminée (N1), et un moyen (18) pour activer un signal d'alerte lorsque le deuxième compteur (12) atteint une deuxième valeur prédéterminée (N2) telle que le produit de la deuxième valeur prédéterminée par la deuxième période (T2.N2) est supérieur au produit de la première valeur prédéterminée par la première période (T1.N1).

公开(公告)号：EP1452946A2

公开(公告)日：2004-09-01

申请号：EP04300082.7

申请日：2004-02-13

Applicant: STMicroelectronics S.A.

Inventor： Orlando, William ,  Nicolai, Jean

IPC: G06F1/00

CPC classification number: G06F21/725 ,  G06F21/10 ,  G06F2221/2135 ,  G06F2221/2137

Abstract: L'invention concerne un circuit électronique (2) comprenant un premier compteur (8) prévu pour être cadencé avec une première période (T1) par un oscillateur à quartz (6) externe au circuit, comprenant un deuxième compteur (12) cadencé avec une deuxième période (T2) par un oscillateur (14) interne au circuit, le deuxième compteur (12) étant prévu pour être réinitialisé chaque fois que le contenu du premier compteur est un multiple d'une première valeur prédéterminée (N1), et un moyen (18) pour activer un signal d'alerte lorsque le deuxième compteur (12) atteint une deuxième valeur prédéterminée (N2) telle que le produit de la deuxième valeur prédéterminée par la deuxième période (T2.N2) est supérieur au produit de la première valeur prédéterminée par la première période (T1.N1).

Abstract translation: 电路具有分别由外部和内部振荡器（6,14）定时分别具有各自周期（T1，T2）的计数器（8,12）。 当计数器（8）内容是预设值（N1）的倍数时，计数器（12）被重新初始化。 当计数器（12）达到预设值（N2）时，比较器（18）激活报警信号，使得值（N2）和周期（T2）的乘积高于值（N1）和周期（T1）的乘积。 对于使用计数器测量时间的方法，还包括独立权利要求。

公开(公告)号：EP1376367A2

公开(公告)日：2004-01-02

申请号：EP03354062.6

申请日：2003-06-26

Applicant: STMicroelectronics S.A.

Inventor： Courcambeck, Stéphan ,  Orlando, William

IPC: G06F11/36

CPC classification number: G06F21/72 ,  G06F21/64

Abstract: L'invention concerne un procédé et un circuit de vérification d'intégrité d'un code logiciel exécuté par un processeur (11), consistant à transférer, par blocs, le code logiciel depuis une mémoire de stockage (2) externe au processeur et à exécuter, en parallèle à l'exécution du code logiciel, un algorithme de vérification de ce code logiciel au moyen d'un circuit dédié (13, 14), distinct dudit processeur d'exécution du code logiciel.

Abstract translation: 存储在外部存储器中的程序的执行集成电路具有用于执行代码和一个专用的电路（14）的处理器，从所述处理器不同，事先通过块检查块的存储在外部存储器中，其读并行软件代码的完整性 到执行; 和高速缓冲存储器，用以对由处理器和或专用电路使用的代码的临时存储。