公开(公告)号：EP1542234A3

公开(公告)日：2008-08-27

申请号：EP04029017.3

申请日：2004-12-08

Applicant: STMicroelectronics S.A.

Inventor： Zink, Sébastien ,  Cavaleri, Paola ,  Leconte, Bruno

IPC: G11C8/12

CPC classification number: G11C8/12 ,  G11C8/04

Abstract: L'invention concerne un procédé pour la réalisation d'un plan mémoire étendu adressable avec une adresse étendue (EAD) comprenant une adresse de poids faible (ADL) et une adresse de poids fort (ADH) et comprenant une pluralité de mémoires série (MEM1-MEM4) intégrées sur microplaquettes de silicium, chaque mémoire comprenant une entrée/sortie série et un plan mémoire intégré (MA) adressable avec l'adresse de poids faible (ADL) , les entrées/sorties série des mémoires étant interconnectées. Selon l'invention, le procédé comprend les étapes consistant à prévoir un contact (RBP) de disponibilité/occupation dans chaque mémoire, prévoir dans chaque mémoire des moyens (RBCT, UC) pour forcer à un potentiel électrique déterminé le contact (RBP) de disponibilité/occupation, pendant une opération d'effacement ou de programmation du plan mémoire intégré (MA), interconnecter les contacts de disponibilité/occupation des mémoires, et empêcher l'exécution d'une commande de lecture ou d'écriture du plan mémoire intégré (MA) dans chaque mémoire lorsque le potentiel électrique du contact (RBP) de disponibilité.

公开(公告)号：EP1542130A1

公开(公告)日：2005-06-15

申请号：EP04029018.1

申请日：2004-12-08

Applicant: STMicroelectronics S.A.

Inventor： Zink, Sébastien ,  Cavalieri, Paola ,  Leconte, Bruno ,  Devin, Jean ,  Maugain, François

IPC: G06F12/06 ,  G11C7/10

CPC classification number: G11C8/12 ,  G11C8/04

Abstract: L'invention concerne une mémoire (MEM) sur microplaquette de silicium, comprenant une entrée/sortie série et un plan mémoire intégré (MA), des moyens (IDXREG) pour mémoriser une adresse de poids fort (RADH) attribuée à la mémoire au sein d'un plan mémoire étendu adressable avec une adresse étendue (EAD) comprenant une adresse de poids faible (ADL) et une adresse de poids fort (ADH), un compteur d'adresse étendue (EACNT) pour mémoriser une adresse étendue reçue sur l'entrée/sortie série de la mémoire, et appliquer l'adresse de poids faible au plan mémoire intégré, des moyens (COMP) pour comparer l'adresse de poids fort de l'adresse étendue avec l'adresse de poids fort attribuée à la mémoire, et des moyens (COMP, OUTBUF, UC) pour empêcher l'exécution d'une commande de lecture ou d'écriture du plan mémoire intégré si l'adresse de poids fort de l'adresse étendue est différente de l'adresse de poids fort attribuée à la mémoire, en laissant la mémoire effectuer la lecture de son plan mémoire intégré tout en empêchant les données lues dans le plan mémoire intégré d'être appliquées sur l'entrée/sortie série de la mémoire.

Abstract translation: 如果扩展地址的高位地址与分配给存储器的高位地址的高位地址不同，则存储器（MEM）具有比较器，输出缓冲器和中央单元，从而防止执行读或写命令。 缓冲器，单元和比较器被布置成允许存储器实现对平面存储器（MA）的读取，同时防止在存储器（MA）中的数据读取被应用于串行输入/输出。 还包括用于制造可扩展地址寻址的平面存储器的方法的独立权利要求。

公开(公告)号：EP1542234A2

公开(公告)日：2005-06-15

申请号：EP04029017.3

申请日：2004-12-08

Applicant: STMicroelectronics S.A.

Inventor： Zink, Sébastien ,  Cavaleri, Paola ,  Leconte, Bruno

IPC: G11C8/12

CPC classification number: G11C8/12 ,  G11C8/04

Abstract: L'invention concerne un procédé pour la réalisation d'un plan mémoire étendu adressable avec une adresse étendue (EAD) comprenant une adresse de poids faible (ADL) et une adresse de poids fort (ADH) et comprenant une pluralité de mémoires série (MEM1-MEM4) intégrées sur microplaquettes de silicium, chaque mémoire comprenant une entrée/sortie série et un plan mémoire intégré (MA) adressable avec l'adresse de poids faible (ADL) , les entrées/sorties série des mémoires étant interconnectées. Selon l'invention, le procédé comprend les étapes consistant à prévoir un contact (RBP) de disponibilité/occupation dans chaque mémoire, prévoir dans chaque mémoire des moyens (RBCT, UC) pour forcer à un potentiel électrique déterminé le contact (RBP) de disponibilité/occupation, pendant une opération d'effacement ou de programmation du plan mémoire intégré (MA), interconnecter les contacts de disponibilité/occupation des mémoires, et empêcher l'exécution d'une commande de lecture ou d'écriture du plan mémoire intégré (MA) dans chaque mémoire lorsque le potentiel électrique du contact (RBP) de disponibilité.

Abstract translation: 该方法包括提供在每个顺序存取存储器就绪/忙垫接触（RBP）。 在每个存储器迫使接触到预定电势提供的接触管理电路（RBCT）和一个中心单元。 在每个顺序存储器集成规划存储器（MA）读或写命令的执行防止当接触呈现预定的电位。 因此独立claimsoft包括用于顺序存取存储器，包括一个串行输入/输出和综合规划存储器。

公开(公告)号：EP1542130B1

公开(公告)日：2007-04-11

申请号：EP04029018.1

申请日：2004-12-08

Applicant: STMicroelectronics S.A.

Inventor： Zink, Sébastien ,  Cavalieri, Paola ,  Leconte, Bruno ,  Devin, Jean ,  Maugain, François

IPC: G06F12/06 ,  G11C7/10

CPC classification number: G11C8/12 ,  G11C8/04

公开(公告)号：EP1085520B1

公开(公告)日：2003-07-23

申请号：EP00402549.0

申请日：2000-09-15

Applicant: STMicroelectronics S.A.

Inventor： Naura, David ,  Zink, Sébastien ,  Bertrand, Bertrand

IPC: G11C16/10

CPC classification number: G11C16/10

公开(公告)号：EP1089289A1

公开(公告)日：2001-04-04

申请号：EP00402444.4

申请日：2000-09-05

Applicant: STMicroelectronics S.A.

Inventor： Zink, Sébastien ,  Bertrand, Bertrand ,  Naura, David

IPC: G11C16/02 ,  G11C7/10 ,  G11C16/08 ,  G11C16/10

CPC classification number: G11C16/10 ,  G11C7/103 ,  G11C16/08 ,  G11C2216/30

Abstract: L'invention propose une mémoire en circuit intégré, du type à accès série, notamment en technologie EEPROM, comportant une entrée de données (DI) et une sortie de données (DO), un plan mémoire proprement dit (MM) organisé en mots mémoire, ainsi qu'un ensemble (LAT) de registres de colonnes, un tel registre étant associé à au moins un mot mémoire de la mémoire, des premiers moyens pour, lors d'une opération d'écriture d'un mot binaire dans un mot mémoire déterminé (M0-M7), charger les données binaires dudit mot binaire reçues en série sur l'entrée de données (DI) directement dans des bascules de mémorisation et de commutation (HV0-HV7) respectives du registre de colonnes (R1) associé audit mot mémoire (M0-M7) et/ou des seconds moyens pour, lors d'une opération de lecture d'un mot binaire dans un mot mémoire, lire successivement les données binaires mémorisées dans les cellules mémoire du mot mémoire et délivrer directement, sous forme série, chaque donnée binaire lue sur la sortie de donnée (DO) de la mémoire.

Abstract translation: 集成电路存储器为EEPROM型，包括数据输入（D1）和数据输出（DO），组合在单词存储器（M0-M7）中的平面存储器（MM），与 字存储器，关于用于将在数据输入处接收的二进制字的二进制数据的写入操作的第一装置直接锁定到与字存储器相关联的列寄存器（HV0-HV7），以及关于读取操作的第二装置 连续读取存储在单词存储器的存储单元中的二进制数据，并将每个二进制数据以串行形式直接传递到数据输出。 用于存储和切换的锁存器（HV0-HV7）包括反并联连接的两个逆变器，用于以更高的编程电压或零电压的形式存储二进制数据，耦合到以两个晶体管形式连接的条件转换的装置 用于将较高的编程电压承载到所确定的位线，以及以具有公共源连接的两个晶体管的形式的负载装置。 第一和第二装置还包括用于将选择信号（Bit0-Bit7）应用于每个列寄存器的锁存器的加载装置的装置，以及用于将数据加载到通过寄存器选择装置以形式存在的锁存器的装置 的所有锁存器公共的晶体管寄存器。 将数据加载到锁存器的方法对于存储器的所有列寄存器是常见的。 第二种方法包括一条读取线，READLINE，将一组列寄存器（LAT）连接到读取电路SENSEAMP。 读取电路仅包括一个读取放大器来检测在读取线中流动的电流。 存储器仅包括一个输出数据线OUTPUTDATALINE，通过缓冲电路OUTBUF将读取电路的输出连接到数据输出（DO）。 第一种方式只包括一个输入数据线INPUTDATALINE，通过缓冲电路INBUF将数据输入（DI）连接到列寄存器集（LAT）。