Amplifier circuit
    1.
    发明专利
    Amplifier circuit 有权
    放大器电路

    公开(公告)号:JP2013141302A

    公开(公告)日:2013-07-18

    申请号:JP2013048184

    申请日:2013-03-11

    Inventor: JOHN PAUL LESSO

    Abstract: PROBLEM TO BE SOLVED: To provide an amplifier circuit and method, capable of increasing a power efficiency and suppressing generation of a signal distortion and noise from a power source.SOLUTION: The amplifier circuit comprises: a preamplifier for amplifying an input signal on the basis of an input for receiving a signal to be amplified and a variable voltage; a power amplifier for amplifying a signal output from the preamplifier; and a variable voltage power supply for providing one or a plurality of supply voltages to the power amplifier. A supply voltage from the variable voltage power supply 1400 is controlled by a clock signal with a frequency changing on the basis of a variable gain or an input digital signal.

    Abstract translation: 要解决的问题:提供一种能够提高功率效率并抑制来自电源的信号失真和噪声的产生的放大器电路和方法。解决方案:放大器电路包括:前置放大器,用于在基础上放大输入信号 用于接收要被放大的信号的输入端和可变电压; 用于放大从前置放大器输出的信号的功率放大器; 以及用于向功率放大器提供一个或多个电源电压的可变电压电源。 来自可变电压电源1400的电源电压由基于可变增益或输入数字信号的频率变化的时钟信号控制。

    チャージポンプ回路およびその動作方法
    2.
    发明专利
    チャージポンプ回路およびその動作方法 有权
    充电泵电路及其操作方法

    公开(公告)号:JP2014239649A

    公开(公告)日:2014-12-18

    申请号:JP2014164123

    申请日:2014-08-12

    CPC classification number: H02M3/07 H02M2001/009 H02M2003/071 H02M2003/072

    Abstract: 【課題】デュアルレールチャージポンプは電力供給?VDDよりも最大振幅の極めて小さい信号を増幅するパワー回路に使用される場合でも効率の良いものにする。【解決手段】1つのフライングキャパシタ(cf)を使用して、複数の出力電圧(Vout+,Vout-)を供給するためのデュアルモードチャージポンプ回路(400)、ならびに関連する方法および装置が開示される。前記回路は、多くの異なる状態で動作可能なスイッチ網(410)と、第1モードにおいて、合計して前記入力電圧(+VDD)にほぼ等しい電圧になり、かつ前記共通端子の電圧を中心とする正負の出力電圧(Vout+,Vout-)を生成し、第2モードにおいて、それぞれが実質的に前記入力電圧(+VDD)に達する正負の出力電圧を供給するために、前記スイッチを前記状態のシーケンスで作動させるためのコントローラ(420)とを有する。【選択図】図4a

    Abstract translation: 要解决的问题:即使当用于放大具有比电源±VDD的极小的最大幅度的信号的电源电路时,也提供高效率的双轨电荷泵。解决方案:公开了一种双模充电 用于使用一个飞行电容器(cf)提供多个输出电压(V,V)的泵浦电路(400)以及相关联的方法和装置。 电路包括:可操作于多个不同状态的开关网络(410); 以及控制器(420),用于以一系列状态操作开关,以便产生正和负的输出电压(V,V),跨越大约等于输入电压(+ V)的电压并以 在第一模式中的公共端子,并且在第二模式中提供各自达到基本上输入电压(+ V)的正和负输出电压。

    Charge pump circuit and method of operating the same
    3.
    发明专利
    Charge pump circuit and method of operating the same 有权
    充电泵电路及其操作方法

    公开(公告)号:JP2012213320A

    公开(公告)日:2012-11-01

    申请号:JP2012124269

    申请日:2012-05-31

    CPC classification number: H02M3/07 H02M2001/009 H02M2003/071 H02M2003/072

    Abstract: PROBLEM TO BE SOLVED: To provide a charge pump circuit that can further improve the efficiency than before even when applied to a power circuit amplifying a minuter signal than a supply voltage of an amplifier circuit.SOLUTION: A dual-mode charge pump circuit 400 comprises three capacitors, one flying capacitor Cf and two reservoir capacitors CR1 and CR2, and a switch array 410. The operation of each of switches S1, S2, S3, S4, S5, S6, and S7 of the switch array 410 is controlled by a controller 420. When a clock signal is supplied to the controller, the dual-mode charge pump circuit transmits charges to the reservoir capacitors CR1 and CR2 from the input supply at a high frequency by using the flying capacitor Cf so as to generate positive and negative output voltages Vout+ and Vout- from a positive input voltage +VDD.

    Abstract translation: 要解决的问题:提供一种电荷泵电路,其可以进一步提高效率,即使当应用于放大比放大器电路的电源电压小的信号信号的电源电路时。 解决方案:双模式电荷泵电路400包括三个电容器,一个飞行电容器Cf和两个储存电容器CR1和CR2以及开关阵列410.开关S1,S2,S3,S4,S5中的每一个的操作 开关阵列410的S6,S7由控制器420控制。当向控制器提供时钟信号时,双模式电荷泵电路从高电平的输入电源向存储电容器CR1和CR2传送电荷 通过使用飞越电容器Cf来产生从正输入电压+ VDD产生正和负输出电压Vout +和Vout-的频率。 版权所有(C)2013,JPO&INPIT

    微機電系統設備與製程
    4.
    发明专利
    微機電系統設備與製程 审中-公开
    微机电系统设备与制程

    公开(公告)号:TW201444379A

    公开(公告)日:2014-11-16

    申请号:TW102133616

    申请日:2013-09-17

    Abstract: 本發明涉及MEMS設備,尤其是MEMS電容式換能器,並且涉及用於形成這種MEMS換能器的製程,該MEMS換能器提供對於聲學衝擊的增強的耐久性和適應性。本發明描述了一種換能器結構,該換能器結構具有被支撐在第一容積(109)和第二容積(110)之間的柔性膜(101)。該換能器結構包括與第一容積和第二容積中的至少一個連通的至少一個可變通氣部結構(401),該可變通氣部結構包括至少一個可移動部,所述可移動部響應於該可移動部兩側的壓力差而可移動,從而改變穿過所述通氣部結構的流動路徑的尺寸。該可變通氣部可被形成為穿過該膜,且該可移動部可以是該膜的一部分,該部分由一個或多個通道限定,可被偏轉遠離所述膜的表面。該可變通氣部優選地在正常範圍的壓力差時被閉合,但是在高壓力差時打開,以提供所述膜上方和下方的空氣容積的更快速的平衡。

    Abstract in simplified Chinese: 本发明涉及MEMS设备,尤其是MEMS电容式换能器,并且涉及用于形成这种MEMS换能器的制程,该MEMS换能器提供对于声学冲击的增强的耐久性和适应性。本发明描述了一种换能器结构,该换能器结构具有被支撑在第一容积(109)和第二容积(110)之间的柔性膜(101)。该换能器结构包括与第一容积和第二容积中的至少一个连通的至少一个可变通气部结构(401),该可变通气部结构包括至少一个可移动部,所述可移动部响应于该可移动部两侧的压力差而可移动,从而改变穿过所述通气部结构的流动路径的尺寸。该可变通气部可被形成为穿过该膜,且该可移动部可以是该膜的一部分,该部分由一个或多个信道限定,可被偏转远离所述膜的表面。该可变通气部优选地在正常范围的压力差时被闭合,但是在高压力差时打开,以提供所述膜上方和下方的空气容积的更快速的平衡。

    DC-DC轉換器電路及包含此電路之方法與裝置 DC-DC CONVERTER CIRCUITS, AND METHODS AND APPARATUS INCLUDING SUCH CIRCUITS
    7.
    发明专利
    DC-DC轉換器電路及包含此電路之方法與裝置 DC-DC CONVERTER CIRCUITS, AND METHODS AND APPARATUS INCLUDING SUCH CIRCUITS 审中-公开
    DC-DC转换器电路及包含此电路之方法与设备 DC-DC CONVERTER CIRCUITS, AND METHODS AND APPARATUS INCLUDING SUCH CIRCUITS

    公开(公告)号:TW200818681A

    公开(公告)日:2008-04-16

    申请号:TW096132196

    申请日:2007-08-30

    IPC: H02M

    CPC classification number: H02M3/1582 H02M3/158 H02M3/33561

    Abstract: 在本發明中係使用一單一電感器(L)以及僅四個主個切換器(S1、S2、S4、S6)來將源自一輸入供應電壓的電力轉換成具有相反極性的第一輸出電壓與第二輸出電壓。和已知電路不同的係,在該等切換器之中,沒有任何一者係曝露在大於該輸入電壓(V1)的電壓之中。在第一類型的充電循環之中(圖5(a)至(c)),係經由該電感器而從該輸入供應電壓處取得該第一輸出電壓(V2+)。在第二類型的充電循環之中(圖5(d)至(f)),係透過將能量儲存在第一類型充電循環中所使用之相同的電感器之中的中間步驟而從該第一輸出電壓處取得該第二輸出電壓(V2-)。輔助切換器(S7a、S7b)則可運作在介於該等第一類型充電循環與第二類型充電循環之間的等待狀態之中。

    Abstract in simplified Chinese: 在本发明中系使用一单一电感器(L)以及仅四个主个切换器(S1、S2、S4、S6)来将源自一输入供应电压的电力转换成具有相反极性的第一输出电压与第二输出电压。和已知电路不同的系,在该等切换器之中,没有任何一者系曝露在大于该输入电压(V1)的电压之中。在第一类型的充电循环之中(图5(a)至(c)),系经由该电感器而从该输入供应电压处取得该第一输出电压(V2+)。在第二类型的充电循环之中(图5(d)至(f)),系透过将能量存储在第一类型充电循环中所使用之相同的电感器之中的中间步骤而从该第一输出电压处取得该第二输出电压(V2-)。辅助切换器(S7a、S7b)则可运作在介于该等第一类型充电循环与第二类型充电循环之间的等待状态之中。

    音訊裝置(一) AUDIO DEVICE
    8.
    发明专利
    音訊裝置(一) AUDIO DEVICE 审中-公开
    音频设备(一) AUDIO DEVICE

    公开(公告)号:TW200742283A

    公开(公告)日:2007-11-01

    申请号:TW095143525

    申请日:2006-11-24

    CPC classification number: G06F13/4022

    Abstract: 本發明提供一種數位滙流排電路,其包含:具有二個各連接至一通過電路之部分的一滙流排導體,各個滙流排部份係連接至二個滙流排介面以供用於個別電路;該等滙流排介面中的至少三個包含具有一個三態模式以及一或多個邏輯輸出模式的一個三態輸出緩衝器;其中在一單元性(unitary)滙流排模式中,將配置該等三態輸出緩衝器,以使該等輸出緩衝器中僅有一個不為三態模式,且該通過電路係配置為實質上耦合該等滙流排部分;並且其中在一雙重滙流排模式中,將配置該等三態輸出緩衝器,以使各連接至各個滙流排部分之該等輸出緩衝器中僅有一個不為三態模式,且其中該通過電路係配置為實質上隔離於該等滙流排部分。

    Abstract in simplified Chinese: 本发明提供一种数码汇流排电路,其包含:具有二个各连接至一通过电路之部分的一汇流排导体,各个汇流排部份系连接至二个汇流排界面以供用于个别电路;该等汇流排界面中的至少三个包含具有一个三态模式以及一或多个逻辑输出模式的一个三态输出缓冲器;其中在一单元性(unitary)汇流排模式中,将配置该等三态输出缓冲器,以使该等输出缓冲器中仅有一个不为三态模式,且该通过电路系配置为实质上耦合该等汇流排部分;并且其中在一双重汇流排模式中,将配置该等三态输出缓冲器,以使各连接至各个汇流排部分之该等输出缓冲器中仅有一个不为三态模式,且其中该通过电路系配置为实质上隔离于该等汇流排部分。

    脈寬調變器量化電路 PULSE WIDTH MODULATOR QUANTISATION CIRCUIT
    9.
    发明专利
    脈寬調變器量化電路 PULSE WIDTH MODULATOR QUANTISATION CIRCUIT 审中-公开
    脉宽调制器量化电路 PULSE WIDTH MODULATOR QUANTISATION CIRCUIT

    公开(公告)号:TW200629729A

    公开(公告)日:2006-08-16

    申请号:TW094134256

    申请日:2005-09-30

    IPC: H03K H03F

    CPC classification number: H03M7/302 H03M3/506

    Abstract: 本發明係有關於脈寬調變(PWM)調變器,特別是但未排它地用於數位音頻應用,以及有關於同者所用之量化器與電力切換。本發明提供一脈寬調變(PWM)調變器或變換器,具有一防護帶量化器被配置以封鎖對調變器之低位準位準輸入而防止窄的寬度之輸出脈波。此配置在被應用於三位準PWM調變器時為特別有利的,但亦可被施用至例如二位準之其他位準的PWM調變器。量化雜訊可藉由在具有迴路回授之雜訊整形電路(或可能為一SDM)中施作該量化器而被降低。

    Abstract in simplified Chinese: 本发明系有关于脉宽调制(PWM)调制器,特别是但未排它地用于数码音频应用,以及有关于同者所用之量化器与电力切换。本发明提供一脉宽调制(PWM)调制器或变换器,具有一防护带量化器被配置以封锁对调制器之低位准位准输入而防止窄的宽度之输出脉波。此配置在被应用于三位准PWM调制器时为特别有利的,但亦可被施用至例如二位准之其他位准的PWM调制器。量化噪声可借由在具有回路回授之噪声整形电路(或可能为一SDM)中施作该量化器而被降低。

    時鐘同步化器及時鐘與資料回復裝置和方法 CLOCK SYNCHRONISER AND CLOCK AND DATA RECOVERY APPARATUS AND METHOD
    10.
    发明专利
    時鐘同步化器及時鐘與資料回復裝置和方法 CLOCK SYNCHRONISER AND CLOCK AND DATA RECOVERY APPARATUS AND METHOD 审中-公开
    时钟同步化器及时钟与数据回复设备和方法 CLOCK SYNCHRONISER AND CLOCK AND DATA RECOVERY APPARATUS AND METHOD

    公开(公告)号:TW200601767A

    公开(公告)日:2006-01-01

    申请号:TW094108775

    申请日:2005-03-22

    IPC: H04L

    Abstract: 本發明揭示一種時鐘同步化器,及包含該時鐘同步化器之時鐘與資料回復裝置,與對應之時脈同步化方法。該時鐘同步化器包含一彈性緩衝器。一被接收之時脈信號被使用以將資料依時脈存入緩衝器中,並且一本地產生的時脈被使用以將資料依時脈自該緩衝器取出。該本地時脈使用一鎖相迴路電路(PLL)被合成,並且來自彈性緩衝器之一充填位準信號被使用以控制本地時脈頻率而維持所需的平均資料數量於該緩衝器中,因而實現該被接收時脈和本地時脈的同步化。於較佳實施例中,該充填位準信號被使用以控制鎖相迴路電路之回授路線中一可變除頻器,其被供應高穩定的參考信號。一被同步化且低抖動之本地時脈因此被產生。最好是,該彈性緩衝器採用相對地寬之字組寬度的計數器,以及大量被降低深度之一儲存陣列,讀取和寫入指示器僅由字組之少數最不主要位元被提供。

    Abstract in simplified Chinese: 本发明揭示一种时钟同步化器,及包含该时钟同步化器之时钟与数据回复设备,与对应之时脉同步化方法。该时钟同步化器包含一弹性缓冲器。一被接收之时脉信号被使用以将数据依时脉存入缓冲器中,并且一本地产生的时脉被使用以将数据依时脉自该缓冲器取出。该本地时脉使用一锁相回路电路(PLL)被合成,并且来自弹性缓冲器之一充填位准信号被使用以控制本地时钟频率而维持所需的平均数据数量于该缓冲器中,因而实现该被接收时脉和本地时脉的同步化。于较佳实施例中,该充填位准信号被使用以控制锁相回路电路之回授路线中一可变除频器,其被供应高稳定的参考信号。一被同步化且低抖动之本地时脉因此被产生。最好是,该弹性缓冲器采用相对地宽之字组宽度的计数器,以及大量被降低深度之一存储数组,读取和写入指示器仅由字组之少数最不主要比特被提供。

Patent Agency Ranking