存储器管理方法和装置
    3.
    发明公开

    公开(公告)号:CN105874437A

    公开(公告)日:2016-08-17

    申请号:CN201480071840.5

    申请日:2014-12-30

    Abstract: 公开了一种存储器管理方法,包括:通过参考二维(2D)数据的尺寸确定用于跨越访问的跨越值,以及根据所确定的跨越值向彼此不同的多个存储库分配2D数据的垂直方向上的相邻数据。因此,通过使用具有较大数据宽度的存储器可以高效地访问垂直方向上的数据。

    多核系统的编译装置和方法

    公开(公告)号:CN102541628A

    公开(公告)日:2012-07-04

    申请号:CN201110119301.2

    申请日:2011-05-04

    CPC classification number: G06F8/451 G06F9/5088

    Abstract: 提供一种多核系统的编译装置和方法。一种能够将多核系统中的空闲资源最小化以及将多核系统中的可用资源最大化的设备和方法。所述设备包括:静态调度单元,被配置生成一个或多个任务组,每个任务组包括至少一个任务,并且通过根据所述任务组的执行时间估计,分割或组合包括在所述任务组中的任务来将所述任务组分配给虚拟核;和动态调度单元,被配置将虚拟核映射到物理核,动态调度单元将已分配给第一物理核的任务组的部分再分配给第二物理核,所述第一物理核已被分配执行时间估计最高的任务组,而所述第二物理核与第一物理核连接,并且已被分配执行时间估计最低的任务组。

    处理器及其控制方法
    6.
    发明公开

    公开(公告)号:CN111133455A

    公开(公告)日:2020-05-08

    申请号:CN201880061613.2

    申请日:2018-10-04

    Abstract: 本文提供了一种用于执行深度学习的处理器。该处理器包括处理元件单元,该处理元件单元包括以矩阵形式排列的多个处理元件,该矩阵形式包括多个处理元件的第一行和多个处理元件的第二行。处理元件由通过被连接到多个处理元件的第一行的第一数据输入单元来馈送过滤器数据。第二数据输入单元将目标数据馈送到处理元件。由寄存器组成的移位器将指令馈送到处理元件。处理器中的控制器控制处理元件、第一数据输入单元和第二数据输入单元以处理过滤器数据和目标数据,从而提供乘积和(卷积)功能。

    基于微核的可重构处理器以及使用其处理多数据的方法

    公开(公告)号:CN103425625A

    公开(公告)日:2013-12-04

    申请号:CN201310129825.9

    申请日:2013-04-15

    Inventor: 徐东宽 金硕镇

    CPC classification number: G06F15/8023

    Abstract: 提供了基于微核的可重构处理器以及使用其处理多数据的方法。所述可重构处理器技术可在不需要增加数据宽度或额外地消耗计算能力的情况下使用现有的资源灵活地形成单指令多数据(SIMD)。一种可重构处理器包括:两个或更多个微核,每个微核包括执行不同的运算的两个或更多个功能单元;处理单元,激活微核之中执行SIMD指令的运算的两个或更多个微核的功能单元,使得激活的功能单元执行SIMD指令。因此,可重构处理器可灵活地支持SIMD。

    处理器及其控制方法
    10.
    发明授权

    公开(公告)号:CN111133455B

    公开(公告)日:2024-12-31

    申请号:CN201880061613.2

    申请日:2018-10-04

    Abstract: 本文提供了一种用于执行深度学习的处理器。该处理器包括处理元件单元,该处理元件单元包括以矩阵形式排列的多个处理元件,该矩阵形式包括多个处理元件的第一行和多个处理元件的第二行。处理元件由通过被连接到多个处理元件的第一行的第一数据输入单元来馈送过滤器数据。第二数据输入单元将目标数据馈送到处理元件。由寄存器组成的移位器将指令馈送到处理元件。处理器中的控制器控制处理元件、第一数据输入单元和第二数据输入单元以处理过滤器数据和目标数据,从而提供乘积和(卷积)功能。

Patent Agency Ranking