-
公开(公告)号：CN113764517B
公开(公告)日：2024-10-18
申请号：CN202110613024.4
申请日：2021-06-02
Applicant: 夏普株式会社
IPC: H01L29/423 , H01L29/24 , H01L29/786 , H01L27/12 , H01L21/84 , H01L21/44 , H01L21/34
Abstract: 提供具备特性相互不同的多个氧化物半导体TFT的有源矩阵基板。一种有源矩阵基板，具备第1TFT和第2TFT，第1TFT具有第1氧化物半导体层和隔着第1栅极绝缘层配置在第1氧化物半导体层的一部分上的第1栅极电极，第1栅极绝缘层具有包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜的层叠结构，第2TFT具有第2氧化物半导体层和第2栅极电极，第2氧化物半导体层具有比第1氧化物半导体层高的迁移率，第2栅极电极隔着第2栅极绝缘层配置在第2氧化物半导体层的一部分上，第2栅极绝缘层包含第2绝缘膜，并且不包含第1绝缘膜，在第2氧化物半导体层与基板之间还具备包含第1绝缘膜的下部绝缘层。
-
公开(公告)号：CN112711149B
公开(公告)日：2024-10-18
申请号：CN202011137059.7
申请日：2020-10-22
Applicant: 夏普株式会社
IPC: G02F1/1333 , G02F1/1343 , G06F3/041
Abstract: 有源矩阵基板具备：多个TFT；层间绝缘层；公共电极，分离成分别作为触摸传感器电极发挥功能的多个分段；第一电介质层；多个像素电极；第二电介质层；以及多个触摸布线，各像素电极隔着第一电介质层与公共电极部分重叠，由此形成辅助电容，多个触摸传感器电极包括第一电极，多个触摸布线包括与第一电极电连接的第一布线以及与其他电极电连接的第二布线，第二布线在从基板的法线方向看时，横穿第一电极而延伸到其他电极，第二布线的一部分隔着第一电介质层和第二电介质层与第一电极重叠，由此形成触摸布线电容。
-
公开(公告)号：CN112054031B
公开(公告)日：2023-06-27
申请号：CN202010494210.6
申请日：2020-06-03
Applicant: 夏普株式会社
Abstract: 一种有源矩阵基板，具备：基板；多个氧化物半导体TFT；多个栅极总线；多个源极总线；至少1个干配线，其设置于非显示区域，传递信号；及多个其它配线，其分别以与干配线至少部分重叠的方式配置。有源矩阵基板在基板上具有第1金属层、配置在第1金属层的上方的第2金属层及配置在第2金属层的上方的第3金属层。第1、第2及第3金属层中的任意一层包含源极总线，其它任意一层包含栅极总线。干配线形成于第1、第2及第3金属层中的2个金属层。其它配线形成于另1个金属层。干配线具有包含形成于2个金属层中的一方的下部配线和形成于2个金属层中的另一方且隔着绝缘层配置在下部配线上的上部配线的多层结构，下部配线与上部配线是电连接的。
-
公开(公告)号：CN110246900B
公开(公告)日：2022-11-18
申请号：CN201910168669.4
申请日：2019-03-06
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/336 , H01L29/24
Abstract: 提供具备能具有高迁移率和高可靠性的氧化物半导体TFT的半导体装置。半导体装置具备薄膜晶体管，薄膜晶体管的半导体层具有包括包含In、Ga、Zn及Sn的下部氧化物半导体层和配置于下部氧化物半导体层上且包含In、Ga及Zn的上部氧化物半导体层的层叠结构，下部氧化物半导体层的厚度是20nm以下，下部氧化物半导体层中的Sn相对于全部金属元素的原子数比是5％以上，上部氧化物半导体层不包含Sn，或者上部氧化物半导体层中的Sn相对于全部金属元素的原子数比小于下部氧化物半导体层中的Sn相对于全部金属元素的原子数比，下部氧化物半导体层的侧面与下表面之间的第1角度小于上部氧化物半导体层的侧面与下表面之间的第2角度。
-
公开(公告)号：CN113764517A
公开(公告)日：2021-12-07
申请号：CN202110613024.4
申请日：2021-06-02
Applicant: 夏普株式会社
IPC: H01L29/423 , H01L29/24 , H01L29/786 , H01L27/12 , H01L21/84 , H01L21/44 , H01L21/34
Abstract: 提供具备特性相互不同的多个氧化物半导体TFT的有源矩阵基板。一种有源矩阵基板，具备第1TFT和第2TFT，第1TFT具有第1氧化物半导体层和隔着第1栅极绝缘层配置在第1氧化物半导体层的一部分上的第1栅极电极，第1栅极绝缘层具有包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜的层叠结构，第2TFT具有第2氧化物半导体层和第2栅极电极，第2氧化物半导体层具有比第1氧化物半导体层高的迁移率，第2栅极电极隔着第2栅极绝缘层配置在第2氧化物半导体层的一部分上，第2栅极绝缘层包含第2绝缘膜，并且不包含第1绝缘膜，在第2氧化物半导体层与基板之间还具备包含第1绝缘膜的下部绝缘层。
-
Patent Agency Ranking
公开(公告)号：CN107004718B
公开(公告)日：2021-02-19
申请号：CN201580063805.3
申请日：2015-11-19
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/00 , G09F9/30 , H01L21/28 , H01L21/283 , H01L21/304 , H01L21/336 , H01L21/768 , H01L23/532
Abstract: 一种半导体装置(100A)，具备：基板(1)；将氧化物半导体层5作为活性层的薄膜晶体管(101)；含有铜的至少一层金属配线层(7S、7D)；配置于至少一层金属配线层(7S、7D)的上面的含有铜的金属氧化膜(8)；隔着金属氧化膜(8)而覆盖至少一层金属配线层的绝缘层(11)；于形成在绝缘层(11)的开口部内，未隔着金属氧化膜(8)而与至少一层金属配线层的一部分直接相接的导电层(19)。
-
公开(公告)号：CN112349732A
公开(公告)日：2021-02-09
申请号：CN202010782151.2
申请日：2020-08-06
Applicant: 夏普株式会社
Abstract: 有源矩阵基板包括栅极总线、源极总线、下部绝缘层以及氧化物半导体TFT，氧化物半导体TFT具有配置在下部绝缘层上的氧化物半导体层、栅电极、源电极、以及连接氧化物半导体层以及源电极的第一欧姆导电部，下部绝缘层具有使源电极的至少一部分露出的源极用开口部，第一欧姆导电部配置在下部绝缘层上以及源极用开口部内，且在源极用开口部内与源电极的至少一部分直接接触，氧化物半导体层的第一区域与第一欧姆导电部的上表面直接接触。
-
公开(公告)号：CN112071860A
公开(公告)日：2020-12-11
申请号：CN202010444250.X
申请日：2020-05-22
Applicant: 夏普株式会社
IPC: H01L27/12 , H01L21/77 , G02F1/1362
Abstract: 本发明提供一种有源矩阵基板以及其制造方法。有源矩阵基板包括：基板；多个下部总线以及多个上部总线；下部绝缘层，位于多个下部总线与多个上部总线之间；氧化物半导体TFT，是配置在各像素区域的氧化物半导体TFT，包含配置在下部绝缘层上的氧化物半导体层；像素电极，配置在各像素区域；多个配线连接部，配置在非显示区域。各配线连接部包含：下部导电层，使用与多个下部总线相同的导电膜而形成；绝缘层，是在下部导电层上延伸设置的，包含下部绝缘层的绝缘层，包含露出下部导电层的一部分的第一开口部；其他导电层，在第一开口部内连接在下部导电层。多个下部总线以及下部导电层包含：包含金属层、和覆盖金属层的上面以及侧面的透明导电层。
-
公开(公告)号：CN111755507A
公开(公告)日：2020-10-09
申请号：CN202010213981.3
申请日：2020-03-24
Applicant: 夏普株式会社
IPC: H01L29/417 , H01L29/786 , H01L27/12 , H01L21/84 , H01L21/44 , H01L21/34
Abstract: 提供有源矩阵基板，其具备氧化物半导体TFT，能降低寄生电容。有源矩阵基板具备源极总线、下部绝缘层、包含氧化物半导体层的氧化物半导体TFT、栅极总线及多个配线连接部，氧化物半导体层在形成于下部绝缘层的源极用开口部内电连接到源极电极或源极总线，各配线连接部包含：下部导电部，其使用第1导电膜形成；下部绝缘层，其在下部导电部上延伸设置；氧化物连接层，其与氧化物半导体层使用相同氧化物膜形成，并在形成于下部绝缘层的下部开口部内电连接到下部导电部；绝缘层，其覆盖氧化物连接层；以及上部导电部，其在形成于绝缘层的上部开口部内电连接到氧化物连接层，氧化物连接层包含电阻率比氧化物半导体层的沟道区域的电阻率低的区域。
-
公开(公告)号：CN110783344A
公开(公告)日：2020-02-11
申请号：CN201910671345.2
申请日：2019-07-24
Applicant: 夏普株式会社
IPC: H01L27/12 , H01L21/84 , G02F1/1362
Abstract: 一种薄膜晶体管基板和薄膜晶体管基板的制造方法，抑制由第2金属膜的蚀刻引起的缺陷的发生。阵列基板具备：半导体膜；第1绝缘膜，其配置于半导体膜的上层侧；第1金属膜，其配置于第1绝缘膜的上层侧；第2绝缘膜，其配置于第1金属膜的上层侧；第2金属膜，其配置于第2绝缘膜的上层侧；源极配线，其包括第2金属膜；栅极电极，其包括第1金属膜；沟道区域，其包括半导体膜的一部分，以与栅极电极重叠的方式配置；源极区域，其是将半导体膜的一部分低电阻化而成的，通过至少在第2绝缘膜开口形成的接触孔连接到源极配线；漏极区域，其是将半导体膜的一部分低电阻化而成的；及像素电极，其是将半导体膜的一部分低电阻化而成的，与漏极区域相连。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.035 seconds)
