-
公开(公告)号：CN101542730B
公开(公告)日：2011-04-06
申请号：CN200880000421.7
申请日：2008-03-26
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2013/0073 , G11C2213/32 , G11C2213/71 , G11C2213/72 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1675 , Y10S438/90
Abstract: 本发明提供具有高速且可逆的稳定的改写特性、良好的电阻值的保持特性并用于信息家电等电子设备的非易失性存储元件及其制造方法，以及使用了该非易失性存储元件的非易失性半导体装置。该非易失性存储元件包括：第一电极(103)；第二电极(107)；和存在于第一电极(103)与第二电极(107)之间、且电阻值根据施加在两电极(103)、(107)间的电信号可逆地变化的电阻变化层(106)，该电阻变化层(106)具有叠层有具有由TaOx(其中，0≤x＜2.5)表示的组成的第一含钽层、和具有至少由TaOy(其中，x＜y)表示的组成的第二含钽层的叠层结构。
-
公开(公告)号：CN100472736C
公开(公告)日：2009-03-25
申请号：CN200410083545.X
申请日：2004-10-09
Applicant: 松下电器产业株式会社
IPC: H01L21/336
CPC classification number: H01L29/518 , H01L21/049 , H01L29/1608 , H01L29/41766 , H01L29/513 , H01L29/66068 , H01L29/7827 , H01L29/7828
Abstract: 一种碳化硅—氧化物层叠体的制造方法，通过热氧化处理，在SiC基板(10)上形成作为主要由SiO2构成的氧化物层即栅极绝缘膜(7’)之后，在腔室(20)内的惰性气体气氛中进行退火。此后，在设置有真空泵(31)的腔室(30)内设置SiC基板(10)，并在超过1100℃且不足1250℃的高温下，将碳化硅—氧化物层叠体A暴露于被减压的NO气体气氛中，则氮会扩散到栅极绝缘膜(7’)内，从而可获得在下部具有氮浓度高的区域且相对介电常数在3.0以上的、作为含V族元素氧化物层的栅极绝缘膜(7)。也可以降低含V族元素氧化物层—碳化硅层之间的界面区域的界面能级密度。本发明提供一种用于制作低损耗且高可靠性的MISFET等的碳化硅—氧化物层叠体，及其制造方法以及半导体装置。
-
公开(公告)号：CN100353498C
公开(公告)日：2007-12-05
申请号：CN03801527.7
申请日：2003-07-09
Applicant: 松下电器产业株式会社
IPC: H01L21/28
CPC classification number: H01L29/7813 , H01L21/0485 , H01L21/8213 , H01L27/0605 , H01L27/0629 , H01L29/1029 , H01L29/105 , H01L29/1608 , H01L29/365 , H01L29/41766 , H01L29/66068 , H01L29/7725 , H01L29/7828 , H01L29/7838 , H01L29/812 , H01L29/872 , Y10S438/931
Abstract: 蓄积型MISFET具备：在上述SiC衬底(101)上以外延方式生长的高电阻SiC层(102)；阱区(103)；具有在阱区(103)的表面区域上形成的多重δ掺杂层的n型蓄积沟道层(104)；接触区(105)；栅绝缘膜(108)；以及栅电极(110)。蓄积沟道层(104)为交替地层叠了非掺杂层(104b)和能进行由量子效应引起的朝向非掺杂层(104b)的载流子的渗透的δ掺杂层(104a)的结构。此外，设置了侵入到蓄积沟道层(104)和接触区(105)内以便与接触区(105)直接接触的源电极(111)。由此，不需要由离子注入形成的源区，减少了制造成本。
-
公开(公告)号：CN1914786A
公开(公告)日：2007-02-14
申请号：CN200580003618.2
申请日：2005-08-26
Applicant: 松下电器产业株式会社
IPC: H02M1/08 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/095
CPC classification number: H02M7/538 , H01L21/8213 , H01L21/8252 , H01L24/73 , H01L27/0605 , H01L27/0727 , H01L2224/0603 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/73265 , H01L2924/12032 , H01L2924/13055 , H01L2924/13062 , H01L2924/13063 , H01L2924/13091 , H01L2924/14 , H02M7/003 , H03K17/063 , H03K17/6871 , Y02B70/1483 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
Abstract: 本发明的半导体装置(29)包括：两个电平移动开关(28A、28B)，具有第一电极、第二电极、控制电极和信号输出电极，同时具有第一半导体区域，该第一半导体区域构成为：介于所述第一电极与所述信号输出电极之间、根据向所述控制电极的输入信号导通或者非导通的晶体管元件部(28a、28b)；介于所述信号输出电极与所述第二电极之间的电阻元件部(Ra、Rb)，所述第一半导体区域由宽禁带半导体构成；和二极管(23)，具有阴极侧电极、阳极侧电极和第二半导体区域，所述第二半导体区域由宽禁带半导体构成。
-
公开(公告)号：CN1599961A
公开(公告)日：2005-03-23
申请号：CN02823980.6
申请日：2002-11-27
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/316 , H01L21/336
CPC classification number: H01L21/28185 , H01L21/049 , H01L21/28202 , H01L29/1608 , H01L29/41766 , H01L29/513 , H01L29/518 , H01L29/66068 , H01L29/78 , H01L29/7802 , H01L29/7838
Abstract: 通过在800℃以上1400℃以下的温度下、在1.4×102Pa以下的氧气气氛下，对SiC基板(1)上部进行氧化，形成厚度在20nm以下的热氧化膜，即第一绝缘膜(2)。进行退火之后，通过CVD法，在其上形成厚度为5nm程度的氮化膜，即作为第一覆盖层(3)。接着，通过CVD法，在其上形成厚度为130nm程度的沉积氧化膜，即第二绝缘膜(4)。在其上，再形成厚度为10nm程度的氮化膜，即第二覆盖层(5)。通过形成由以上的第一绝缘膜(2)至第二覆盖层(5)构成的栅绝缘膜(6)，可以获得低损耗且高可靠性的半导体装置。
-
Patent Agency Ranking
公开(公告)号：CN1592950A
公开(公告)日：2005-03-09
申请号：CN03801527.7
申请日：2003-07-09
Applicant: 松下电器产业株式会社
IPC: H01L21/28
CPC classification number: H01L29/7813 , H01L21/0485 , H01L21/8213 , H01L27/0605 , H01L27/0629 , H01L29/1029 , H01L29/105 , H01L29/1608 , H01L29/365 , H01L29/41766 , H01L29/66068 , H01L29/7725 , H01L29/7828 , H01L29/7838 , H01L29/812 , H01L29/872 , Y10S438/931
Abstract: 蓄积型MISFET具备：在上述SiC衬底(101)上以外延方式生长的高电阻SiC层(102)；阱区(103)；具有在阱区(103)的表面区域上形成的多重δ掺杂层的n型蓄积沟道层(104)；接触区(105)；栅绝缘膜(108)；以及栅电极(110)。蓄积沟道层(104)为交替地层叠了非掺杂层(104b)和能进行由量子效应引起的朝向非掺杂层(104b)的载流子的渗透的δ掺杂层(104a)的结构。此外，设置了侵入到蓄积沟道层(104)和接触区(105)内以便与接触区(105)直接接触的源电极(111)。由此，不需要由离子注入形成的源区，减少了制造成本。
-
公开(公告)号：CN101981695B
公开(公告)日：2012-06-13
申请号：CN200980111679.9
申请日：2009-07-22
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , H01L45/08 , H01L45/1233 , H01L45/1273 , H01L45/146 , H01L45/1625 , H01L45/1641
Abstract: 本发明提供一种电阻变化元件及其制造方法，该电阻变化元件的特征在于，包括：第一电极(103)；第二电极(107)；以及，设置成介于第一电极(103)和第二电极(107)之间，并与第一电极(103)和第二电极(107)相接，能够基于施加在第一电极(103)和第二电极(107)之间的极性不同的电信号产生可逆变化的电阻变化层，其中，电阻变化层由氧不足型过渡金属氧化物层构成，第二电极(107)由具有微小突起(108)的铂构成。
-
公开(公告)号：CN1532943B
公开(公告)日：2011-11-23
申请号：CN200410030008.9
申请日：2004-03-17
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7802 , H01L21/0485 , H01L23/485 , H01L29/1608 , H01L29/45 , H01L29/66068 , H01L29/7813 , H01L29/7828 , H01L29/7835 , H01L29/8083 , H01L29/812 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种碳化硅半导体器件及其制造方法，在使用碳化硅的半导体器件中，通过提高电极与层间绝缘膜之间的贴紧性来提高可靠性。在本发明的半导体器件中设置有：碳化硅衬底(1)、n型的高电阻层(2)、设置在高电阻层(2)的表面一层的阱区域(3)、设置在阱区域(3)内的p+接触区域(4)、设置在阱区域(3)中的p+接触区域(4)的两侧的源极区域(5)、设置在源极区域(5)上且由镍构成的第(1)源电极(8)、覆盖第(1)源电极(8)且由铝构成的第(2)源电极(9)、设置在被两个阱区域(3)夹着的高电阻层(2)上的栅极绝缘膜(6)、由铝构成的栅电极(10)、及覆盖第(2)源电极(9)和栅电极(10)上且由氧化硅膜构成的层间绝缘膜(11)。由于第(2)源电极(9)与层间绝缘膜(11)的贴紧性比第(1)源电极(8)好，因此层间绝缘膜(11)与源电极难以脱离。
-
公开(公告)号：CN100490077C
公开(公告)日：2009-05-20
申请号：CN200580000359.8
申请日：2005-01-28
Applicant: 松下电器产业株式会社
IPC: H01L21/265 , H01L21/28 , H01L21/338 , H01L29/78 , H01L29/812
CPC classification number: H01L21/046
Abstract: 半导体元件的制造方法，包括：向形成在碳化硅衬底1上的碳化硅薄膜2内注入离子的工序，通过在减压气体环境下加热碳化硅衬底，在碳化硅衬底表面上形成碳层5的工序，以及在与形成碳层5的工序相比压力更高且温度更高的气体环境下对碳化硅衬底进行活化退火的工序。
-
公开(公告)号：CN1265467C
公开(公告)日：2006-07-19
申请号：CN02803417.1
申请日：2002-09-17
Applicant: 松下电器产业株式会社
IPC: H01L29/78
CPC classification number: H01L29/66068 , H01L29/105 , H01L29/1608 , H01L29/365 , H01L29/7725 , H01L29/7828 , H01L29/7838
Abstract: 一种半导体装置，具有存储型SiC-MISFET结构，包括在SiC基板上形成的p型SiC层(10)、n型沟道层(20)、栅极绝缘膜(11)、栅极(12)、n型沟道层(13a、13b)。沟道层(20)具有非掺杂层(22)、和在非掺杂层(22)的下端部附近设置的δ掺杂层(21)。由于在沟道层(20)的深部区域中具有高浓度的δ掺杂层(21)，从而可以使沟道层的表面区域中的电场减弱，提高电流驱动能力。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.037 seconds)
