公开(公告)号：CN100570891C

公开(公告)日：2009-12-16

申请号：CN200610067980.2

申请日：2006-03-27

Applicant: 松下电器产业株式会社

Inventor： 佐藤嘉展 ,  小仓弘义 ,  一条尚生 ,  生田晃久 ,  寺下彻

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0878 ,  H01L27/1203 ,  H01L29/063 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1083 ,  H01L29/42364 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66772 ,  H01L29/7824 ,  H01L29/7835 ,  H01L29/78621 ,  H01L29/78654

Abstract: 一种高耐压半导体装置，其形成在具有支承基板(101)、绝缘膜(102)和活性层(103)的SOI基板上，并具备：在活性层上形成的N型阱区(105)及P型漏极偏置区域(104)、在阱区上形成的P型源极区(106)、在漏极偏置区域上形成的P型漏极区域(108)、至少在被活性层中的源极区域及漏极偏置区域夹着的区域上形成的栅极绝缘膜(110)、在栅极绝缘膜上形成的栅电极(111)，同时还具备漏极偏置区域之下形成的N型深阱区域(112)。深阱区域(112)形成用杂质的浓度峰值，存在于比漏极偏置区域(104)形成用杂质的浓度峰值更深的位置。实现了既抑制导通电阻的增加，又实现高耐压化。

公开(公告)号：CN100495700C

公开(公告)日：2009-06-03

申请号：CN200510067312.5

申请日：2005-04-18

Applicant: 松下电器产业株式会社

Inventor： 今桥学 ,  小仓弘义 ,  绳手优克

IPC: H01L23/60 ,  H01L23/62 ,  H01L27/04

CPC classification number: H01L27/0262 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在半导体装置中，抑制浪涌保护二极管的元件面积的增大和控制电路等的误动作。具有在第1导电型半导体区域上形成的输出焊盘的半导体装置的浪涌吸收部，备有：第2导电型岛状半导体区域；在第2导电型岛状半导体区域的底部和第1导电型半导体区域之间形成的第2导电型埋入层；在第2导电型岛状半导体区域上形成的且与第1导电型半导体区域同电位连接的第1导电型杂质层；在第1导电型杂质层上形成且与输出焊盘电气连接的第2导电型杂质层；包围第1导电型杂质层且到达第2导电型埋入层的环状第2导电型层。其中环状第2导电型层与规定的电位连接并且包含比第2导电型岛状半导体区域浓度高的第2导电型杂质。

公开(公告)号：CN1684257A

公开(公告)日：2005-10-19

申请号：CN200510067312.5

申请日：2005-04-18

Applicant: 松下电器产业株式会社

Inventor： 今桥学 ,  小仓弘义 ,  绳手优克

IPC: H01L23/60 ,  H01L23/62 ,  H01L27/04

CPC classification number: H01L27/0262 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在半导体装置中，抑制浪涌保护二极管的元件面积的增大和控制电路等的误动作。具有在第1导电型半导体区域上形成的输出焊盘的半导体装置的浪涌吸收部，备有：第2导电型岛状半导体区域；在第2导电型岛状半导体区域的底部和第1导电型半导体区域之间形成的第2导电型埋入层；在第2导电型岛状半导体区域上形成的且与第1导电型半导体区域同电位连接的第1导电型杂质层；在第1导电型杂质层上形成且与输出焊盘电气连接的第2导电型杂质层；包围第1导电型杂质层且到达第2导电型埋入层的环状第2导电型层。其中环状第2导电型层与规定的电位连接并且包含比第2导电型岛状半导体区域浓度高的第2导电型杂质。

公开(公告)号：CN1841775A

公开(公告)日：2006-10-04

申请号：CN200610067980.2

申请日：2006-03-27

Applicant: 松下电器产业株式会社

Inventor： 佐藤嘉展 ,  小仓弘义 ,  一条尚生 ,  生田晃久 ,  寺下彻

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0878 ,  H01L27/1203 ,  H01L29/063 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1083 ,  H01L29/42364 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66772 ,  H01L29/7824 ,  H01L29/7835 ,  H01L29/78621 ,  H01L29/78654

Abstract: 一种高耐压半导体装置，其形成在具有支承基板(101)、绝缘膜(102)和活性层(103)的SOI基板上，并具备：在活性层上形成的N型阱区(105)及P型漏极偏置区域(104)、在阱区上形成的P型源极区(106)、在漏极偏置区域上形成的P型漏极区域(108)、至少在被活性层中的源极区域及漏极偏置区域夹着的区域上形成的栅极绝缘膜(110)、在栅极绝缘膜上形成的栅电极(111)，同时还具备漏极偏置区域之下形成的N型深阱区域(112)。深阱区域(112)形成用杂质的浓度峰值，存在于比漏极偏置区域(104)形成用杂质的浓度峰值更深的位置。实现了既抑制导通电阻的增加，又实现高耐压化。