PLL电路
    1.
    发明授权

    公开(公告)号:CN101361271B

    公开(公告)日:2012-07-25

    申请号:CN200780000773.8

    申请日:2007-03-29

    CPC classification number: H03L7/099 H03L7/0896 H03L7/18 H03L2207/06

    Abstract: 在PLL电路中,在电压控制振荡器4中具有2个电压电流转换电路(40、41)、和选择这些电压电流转换电路(40、41)的任一个的输出的选择电路(42)。由选择电路(42)所选择的一个电压电流转换电路的输出被输入到电流控制振荡器(45)。一个电压电流转换电路(41)的输入端与环路滤波器(3)的输出端相连接,另一个电压电流转换电路(40)的输入端与电压控制振荡器(4)的振荡特性评价用的输入端子(8)相连接。因此,能够有效地抑制由将用于评价电压控制振荡器的振荡特性的输入端子经由开关与环路滤波器相连接的结构而产生的环路滤波器的电压的时间变化和PLL电路的输出频率的时间变化。

    半导体集成电路装置
    2.
    发明授权

    公开(公告)号:CN100352059C

    公开(公告)日:2007-11-28

    申请号:CN200310102465.X

    申请日:2003-10-21

    Abstract: 一种半导体集成电路装置,可控制MOSFET的衬底电压,以使MOSFET的亚阈值区域或饱和区域的某任意栅极电压值的漏极电流消除温度依存性、工艺偏差依存性,谋求动作稳定性的提高。其包括:集成电路主体(16A);监视装置(15A);衬底电压调节装置(14A),其中,监视器装置(15A)包括:恒流源(12A);和所述多个MOSFET在同一衬底上形成的监视用MOSFET(11A),衬底电压调节装置(14A)包括:在接地电位上连接监视用MOSFET(11A)的漏极端子和集成电路主体(16A)的多个MOSFET的漏极端子的状态下将监视用MOSFET(11A)的源极电位和预先决定的基准电位比较的比较装置(13A),将基于采用比较装置(13A)的比较结果输出的输出电压反馈到监视用MOSFET(11A)的衬底电压中。

    PLL老化电路以及半导体集成电路

    公开(公告)号:CN101573870B

    公开(公告)日:2011-12-21

    申请号:CN200780048484.5

    申请日:2007-12-20

    CPC classification number: H03L7/099 H03L7/0995

    Abstract: 本发明提供一种PLL老化电路以及半导体集成电路。在未内置环路滤波器的PLL中,使用较少的电路结构构成用于以适当的振荡频率对压控振荡器进行老化测试的附加电路。经由开关(12a)在压控振荡器(10)内的电压电流变换晶体管(11)的栅极端子上连接与晶体管(11)相同极性的进行了二极管连接的晶体管(13)的栅极,在晶体管(13)的漏极端子上连接电流源(14),适当地调整电流源(14)供给的电流值、晶体管(11)以及晶体管(13)的尺寸比,从而可以对压控振荡器(10)内的环形振荡器供给用于进行老化测试而所需的电流。

    电源装置
    4.
    发明公开

    公开(公告)号:CN1398031A

    公开(公告)日:2003-02-19

    申请号:CN02126123.7

    申请日:2002-07-16

    CPC classification number: H02J9/005 G06F1/263 Y10T307/826

    Abstract: 一种电源装置,为了实现输出电压建立的高速化,并降低电源装置切换似的电压下陷,在停止电力供给的第2动作模式,断开输出开关的同时,通过基准电压发生电路将与电力供给时(第1动作模式)稳定状态的栅极电压相等的基准电压Vref2施加在输出晶体管的栅极上。由此,在第1动作模式时,由差分运算放大器的反馈可以迅速进入稳定状态。另外,在第2动作模式中断开向基准电压发生电路及差分运算放大器供给电力的开关,降低电源装置自身的消耗电力。

    PLL电路
    7.
    发明公开

    公开(公告)号:CN101361271A

    公开(公告)日:2009-02-04

    申请号:CN200780000773.8

    申请日:2007-03-29

    CPC classification number: H03L7/099 H03L7/0896 H03L7/18 H03L2207/06

    Abstract: 在PLL电路中,在电压控制振荡器4中具有2个电压电流转换电路(40、41)、和选择这些电压电流转换电路(40、41)的任一个的输出的选择电路(42)。由选择电路(42)所选择的一个电压电流转换电路的输出被输入到电流控制振荡器(45)。一个电压电流转换电路(41)的输入端与环路滤波器(3)的输出端相连接,另一个电压电流转换电路(40)的输入端与电压控制振荡器(4)的振荡特性评价用的输入端子(8)相连接。因此,能够有效地抑制由将用于评价电压控制振荡器的振荡特性的输入端子经由开关与环路滤波器相连接的结构而产生的环路滤波器的电压的时间变化和PLL电路的输出频率的时间变化。

Patent Agency Ranking