公开(公告)号：CN1763960A

公开(公告)日：2006-04-26

申请号：CN200510116453.1

申请日：2005-10-21

Applicant: 松下电器产业株式会社

Inventor： 高桥信义 ,  岩本知士 ,  野吕文彦 ,  荒井雅利

IPC: H01L27/105 ,  H01L27/115 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L21/823878 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573 ,  H01L29/792 ,  Y10S438/954

Abstract: 本发明的半导体装置具有：存储部(100)，其形成在半导体基板(51)上，具有第1晶体管及绝缘分离该第1晶体管的第1STI区域(52)，该第1晶体管具有在半导体基板(51)与存储部电极(58)之间可积累电荷的ONO膜(56)；和CMOS部(200)，其形成在半导体基板(51)上，具有第2晶体管及绝缘分离该第2晶体管的第2STI区域(53)，该第2晶体管具有CMOS部电极(59)及栅绝缘膜(57)。第1STI区域(52)的上面的高度设定为与第2STI区域(53)的上面的高度相等或者比其低。因此，可以防止存储部中的扩散层电阻的增大，还可进一步防止在硅化扩散层的情况下产生的硅化细线电阻的增大以及接触器的接合边界的减小。

公开(公告)号：CN1236501C

公开(公告)日：2006-01-11

申请号：CN97102164.3

申请日：1997-02-05

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利 ,  濑川瑞树 ,  薮俊树

IPC: H01L29/78 ,  H01L29/72 ,  H01L21/336 ,  H01L21/331 ,  H01L21/28 ,  H01L21/82

Abstract: 提供了一种设有高性能且可靠性高的MOS型场效应晶体管的半导体器件及其制造方法。在已形成器件隔离4的硅衬底1上边形成栅极氧化膜2和栅极电极3。其次用4步大倾角离子注入法从25°倾斜的方向上注入氮离子在栅极氧化膜2的两个端部形成氮氧化层5a，在硅衬底1内形成氮扩散层6a。之后，通过注入杂质离子以形成低浓度源·漏区7；在栅极电极3的两侧面上形成侧壁8之后，通过注入杂质离子以形成高浓度源漏区9。

公开(公告)号：CN1294644C

公开(公告)日：2007-01-10

申请号：CN200410086917.4

申请日：2004-10-20

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利

IPC: H01L21/822 ,  H01L21/8239 ,  H01L27/088 ,  H01L27/105 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11539 ,  Y10S438/961

Abstract: 一种半导体存储装置，在半导体基板(101)上的所定区域，形成元件分离区(102)后，在非易失性存储器部及逻辑电路部中形成成为非易失性存储器部的捕捉膜的ONO膜(121)，从而保护元件分离区(102)。接着，形成非易失性存储器部，再在逻辑电路部中，为了形成周边晶体管的阱及调整临界值电压而注入离子后，除去ONO膜(121)，在所定位置上形成栅电极。从而可以防止元件分离区残留的保护膜造成的特性劣化，简化制造工序，制造出可靠性高。

公开(公告)号：CN1725509A

公开(公告)日：2006-01-25

申请号：CN200510089308.9

申请日：1997-02-05

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利 ,  濑川瑞树 ,  薮俊树

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明涉及半导体器件及其制造方法。本发明的半导体包括：半导体衬底；形成在上述半导体衬底中、含有用于生成载流子的第1种导电类型杂质的MOS型场效应晶体管的源区和漏区；含有氮的氮扩散层，其中的氮在因与半导体原子的碰撞而导致的缺陷不超过检测基准值的状态下导入包括上述源区和漏区的至少一部分的区域；上述源区和漏区内的上述第1种导电类型杂质的浓度分布从半导体衬底内靠近表面的区域的最大浓度位置向着上述半导体衬底的纵深方向减少，同时在达到上述最大浓度位置下方的规定位置之前其减少比率较大，而在比上述规定位置还向纵深方向的区域上减少比率较小。

公开(公告)号：CN1610097A

公开(公告)日：2005-04-27

申请号：CN200410086917.4

申请日：2004-10-20

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利

IPC: H01L21/822 ,  H01L21/8239 ,  H01L27/088 ,  H01L27/105 ,  H01L29/78

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11539 ,  Y10S438/961

Abstract: 一种半导体存储装置，在半导体基板(101)上的所定区域，形成元件分离区(102)后，在非易失性存储器部及逻辑电路部中形成成为非易失性存储器部的捕捉膜的ONO膜(121)，从而保护元件分离区(102)。接着，形成非易失性存储器部，再在逻辑电路部中，为了形成周边晶体管的阱及调整临界值电压而注入离子后，除去ONO膜(121)，在所定位置上形成栅电极。从而可以防止元件分离区残留的保护膜造成的特性劣化，简化制造工序，制造出可靠性高。

公开(公告)号：CN100426525C

公开(公告)日：2008-10-15

申请号：CN200510089308.9

申请日：1997-02-05

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利 ,  濑川瑞树 ,  薮俊树

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明涉及半导体器件及其制造方法。本发明的半导体包括：半导体衬底；形成在上述半导体衬底中、含有用于生成载流子的第1种导电类型杂质的MOS型场效应晶体管的源区和漏区；含有氮的氮扩散层，其中的氮在因与半导体原子的碰撞而导致的缺陷不超过检测基准值的状态下导入包括上述源区和漏区的至少一部分的区域；上述源区和漏区内的上述第1种导电类型杂质的浓度分布从半导体衬底内靠近表面的区域的最大浓度位置向着上述半导体衬底的纵深方向减少，同时在达到上述最大浓度位置下方的规定位置之前其减少比率较大，而在比上述规定位置还向纵深方向的区域上减少比率较小。

公开(公告)号：CN100367517C

公开(公告)日：2008-02-06

申请号：CN03800841.6

申请日：2003-02-05

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11543

Abstract: 在半导体衬底的表面区域上形成成为位线的多个杂质扩散层，在半导体衬底的多个杂质扩散层上侧形成多个埋入绝缘膜。存储器元件的栅极在埋入绝缘膜之间经捕获膜形成，具有和埋入绝缘膜的高度位置大致相等的高度位置的多个第一多晶硅膜，和在多个埋入绝缘膜和多个第一多晶硅膜上施加形成、将多个第一多晶硅膜之间电连接起来的第二多晶硅膜。

公开(公告)号：CN1738028A

公开(公告)日：2006-02-22

申请号：CN200510091436.7

申请日：2005-08-10

Applicant: 松下电器产业株式会社

Inventor： 吉田幸司 ,  高桥桂太 ,  野吕文彦 ,  荒井雅利 ,  高桥信义

IPC: H01L21/8239

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: 本发明的半导体制造方法，在p型的半导体基板(11)上，形成积蓄电荷的ONO膜(12a)。在ONO膜(12)上形成开口部(12d)，从形成的开口部(12d)向半导体基板(11)注入砷离子，从而在半导体基板(11)的各开口部(12d)的下侧部位形成n型扩散层(14)。形成覆盖ONO膜(12)的开口部(12d)的端部的保护氧化膜(15)，在含氧的气体介质中，隔着保护氧化膜(15)对半导体基板(11)进行热处理，将各n型扩散层(14)的上部氧化，从而在各n型扩散层(14)的上部形成比特线氧化膜(16)。在ONO膜(12)上形成导电体膜，从而形成字线(17)。可防止具有陷阱膜的存储单元的数据保持特性的劣化。

公开(公告)号：CN1725494A

公开(公告)日：2006-01-25

申请号：CN200510066881.8

申请日：2005-04-28

Applicant: 松下电器产业株式会社

Inventor： 荒井雅利 ,  高桥桂太

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L21/28282 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7923

Abstract: 本发明公开了一种非易失半导体存储装置及其制造方法。本发明的目的在于：对于将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置，即使被紫外线照射，也能够在不使成本增加的情况下，进行阈值电压的控制。非易失半导体存储装置，具有：在衬底1上形成的由离散地积累电荷的叠层绝缘膜2B构成的栅极绝缘膜、栅极电极3A及在衬底1的表面层中形成的夹着栅极电极3A的作为源极或者漏极发挥作用的一对扩散区域4。在栅极绝缘膜中的区域，并且是在栅极电极3A中的与一对扩散区域4对着的端部、和一对扩散区域4之间存在的区域中的至少一个区域中，存在有将紫外线照射到栅极电极3A而产生的电荷积累起来的固定电荷积累区域；在一对扩散区域4中的存在于固定电荷积累区域下侧的至少一个扩散区域4，被设置成在相对于衬底面垂直的方向上，与固定电荷积累区域重叠且超出该固定电荷积累区域的样子。

公开(公告)号：CN100530655C

公开(公告)日：2009-08-19

申请号：CN200510116453.1

申请日：2005-10-21

Applicant: 松下电器产业株式会社

Inventor： 高桥信义 ,  岩本知士 ,  野吕文彦 ,  荒井雅利

IPC: H01L27/105 ,  H01L27/115 ,  H01L21/8239 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L21/823878 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573 ,  H01L29/792 ,  Y10S438/954

Abstract: 本发明的半导体装置具有：存储部(100)，其形成在半导体基板(51)上，具有第1晶体管及绝缘分离该第1晶体管的第1STI区域(52)，该第1晶体管具有在半导体基板(51)与存储部电极(58)之间可积累电荷的ONO膜(56)；和CMOS部(200)，其形成在半导体基板(51)上，具有第2晶体管及绝缘分离该第2晶体管的第2STI区域(53)，该第2晶体管具有CMOS部电极(59)及栅绝缘膜(57)。第1STI区域(52)的上面的高度设定为与第2STI区域(53)的上面的高度相等或者比其低。因此，可以防止存储部中的扩散层电阻的增大，还可进一步防止在硅化扩散层的情况下产生的硅化细线电阻的增大以及接触器的接合边界的减小。