公开(公告)号：CN101504939A

公开(公告)日：2009-08-12

申请号：CN200910003571.X

申请日：2009-01-15

Applicant: 株式会社瑞萨科技

Inventor： 筱原稔 ,  荒木诚 ,  杉山道昭

IPC: H01L25/00 ,  H01L25/18 ,  H01L25/065 ,  H01L23/488 ,  H01L23/31 ,  G06K19/077

CPC classification number: G06F1/185 ,  G11C5/02 ,  G11C5/063 ,  H01L23/5388 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种半导体器件，其具有在布线衬底上层叠了存储器芯片和控制器芯片的封装结构，提高了连接存储器芯片和控制器芯片的布线的自由度。存储卡(1A)具有布线衬底(2)、层叠于其主面上的4片存储器芯片(M1～M4)、安装于最上层存储器芯片(M4)表面上的控制器芯片(3)和中介片(4)。存储器芯片(M1～M4)分别以其长边与布线衬底(2)的长边朝向相同方向的状态层叠于布线衬底(2)的表面上。最下层的存储器芯片(M1)为避免与布线衬底(2)的焊盘(9)重叠而以在存储卡(1A)的前端部方向错开预定距离的状态安装于布线衬底(2)上。层叠于存储器芯片(M1)上的3片存储器芯片(M2～M4)配置成其形成有焊盘(6)的一侧的短边位于存储卡(1A)的前端部。