公开(公告)号：CN104282733A

公开(公告)日：2015-01-14

申请号：CN201410322611.8

申请日：2014-07-08

Applicant: 瑞萨电子株式会社

Inventor： 神田良 ,  户田铁 ,  中原宁 ,  嘉屋旨哲

IPC: H01L29/06 ,  H01L29/40

Abstract: 本发明涉及半导体器件。场板电极以折叠方式或以螺旋形状在沿着第一电路区域的边缘的方向上重复地设置。耦合晶体管将第一电路耦合到电源电压低于第一电路的第二电路。第二导电类型区域设置在耦合晶体管周围。场板电极的一部分与第二导电类型区域部分地重叠。场板电极在相对在分离区域的宽度方向上的中央而位于第一电路区域侧的部分，被电耦合到耦合晶体管的漏电极。第二电路的地电位或电源电位在相对所述中央而位于第二导电类型区域侧的部分，被施加到场板电极。

公开(公告)号：CN103872052A

公开(公告)日：2014-06-18

申请号：CN201310684070.9

申请日：2013-12-13

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁

IPC: H01L27/06 ,  H01L29/861 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L27/0207 ,  H01L21/761 ,  H01L27/0635 ,  H01L27/0814 ,  H01L29/0649 ,  H01L29/402 ,  H01L29/404 ,  H01L29/66128 ,  H01L29/861 ,  H01L29/8611

Abstract: 本发明涉及一种半导体器件。与二极管分离地设置电势隔离元件。n型低浓度区域被形成在P型层上。第一高浓度N型区域被设置在n型低浓度区域中并且被连接到二极管的阴电极。第二高浓度N型区域被设置在n型低浓度区域中，被布置为与第二导电类型第一高浓度区域隔开，并且被连接到第一电路的电源互连。第一P型区域被形成在n型低浓度区域中，并且其底部被连接到P型层。接地电势被施加到第一P型区域，并且第一P型区域被设置在第一高浓度N型区域的附近。

公开(公告)号：CN103872051A

公开(公告)日：2014-06-18

申请号：CN201310683206.4

申请日：2013-12-12

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/0642 ,  H01L21/761 ,  H01L21/823481 ,  H01L27/0207 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/7816

Abstract: 本发明的实施例涉及半导体器件，在所述半导体器件中，隔离区域包括元件隔离膜和场板电极。场板电极覆盖元件隔离膜并且当在平面图中查看时围绕第一电路。场板电极的一部分也定位在连接晶体管上。当在平面图中查看时，连接晶体管的源极和漏极通过场板电极彼此相对。此外，场板电极划分成包括定位于连接晶体管上的部分的第一部分和除了第一部分外的第二部分。

公开(公告)号：CN103872051B

公开(公告)日：2018-05-01

申请号：CN201310683206.4

申请日：2013-12-12

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/0642 ,  H01L21/761 ,  H01L21/823481 ,  H01L27/0207 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/7816

Abstract: 本发明的实施例涉及半导体器件，在所述半导体器件中，隔离区域包括元件隔离膜和场板电极。场板电极覆盖元件隔离膜并且当在平面图中查看时围绕第一电路。场板电极的一部分也定位在连接晶体管上。当在平面图中查看时，连接晶体管的源极和漏极通过场板电极彼此相对。此外，场板电极划分成包括定位于连接晶体管上的部分的第一部分和除了第一部分外的第二部分。

公开(公告)号：CN103872052B

公开(公告)日：2018-03-27

申请号：CN201310684070.9

申请日：2013-12-13

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁

IPC: H01L27/06 ,  H01L29/861 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L27/0207 ,  H01L21/761 ,  H01L27/0635 ,  H01L27/0814 ,  H01L29/0649 ,  H01L29/402 ,  H01L29/404 ,  H01L29/66128 ,  H01L29/861 ,  H01L29/8611

Abstract: 本发明涉及一种半导体器件。与二极管分离地设置电势隔离元件。n型低浓度区域被形成在P型层上。第一高浓度N型区域被设置在n型低浓度区域中并且被连接到二极管的阴电极。第二高浓度N型区域被设置在n型低浓度区域中，被布置为与第二导电类型第一高浓度区域隔开，并且被连接到第一电路的电源互连。第一P型区域被形成在n型低浓度区域中，并且其底部被连接到P型层。接地电势被施加到第一P型区域，并且第一P型区域被设置在第一高浓度N型区域的附近。

公开(公告)号：CN104934419A

公开(公告)日：2015-09-23

申请号：CN201510121435.6

申请日：2015-03-19

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁 ,  神田良 ,  户田铁

IPC: H01L27/06

CPC classification number: H01L29/0619 ,  H01L27/0207 ,  H01L27/092 ,  H01L29/402 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/7816 ,  H01L29/7835 ,  H03K19/017509

Abstract: 本发明涉及一种半导体器件。为了防止围绕晶体管的杂质区中的电流泄漏，在第二导电类型区的从第一电路区侧朝向第二电路区侧延伸的部分在平面图中与元件隔离膜彼此重叠的区域中，在平面图中从第一电路区侧朝向第二电路区侧交替设置场板和导电膜。此外，在这个区域中，场板的电位以及导电膜的电位从第一电路区朝向第二电路区降低。此外，至少一个导电膜的电位低于在平面图中在第二电路区侧与导电膜相邻的场板的电位。此外，这种导电膜覆盖至少一部分第二导电类型区，而在第二导电类型区的延伸方向上没有间隔。

公开(公告)号：CN104282733B

公开(公告)日：2019-12-03

申请号：CN201410322611.8

申请日：2014-07-08

Applicant: 瑞萨电子株式会社

Inventor： 神田良 ,  户田铁 ,  中原宁 ,  嘉屋旨哲

IPC: H01L29/06 ,  H01L29/40

Abstract: 本发明涉及半导体器件。场板电极以折叠方式或以螺旋形状在沿着第一电路区域的边缘的方向上重复地设置。耦合晶体管将第一电路耦合到电源电压低于第一电路的第二电路。第二导电类型区域设置在耦合晶体管周围。场板电极的一部分与第二导电类型区域部分地重叠。场板电极在相对在分离区域的宽度方向上的中央而位于第一电路区域侧的部分，被电耦合到耦合晶体管的漏电极。第二电路的地电位或电源电位在相对所述中央而位于第二导电类型区域侧的部分，被施加到场板电极。

公开(公告)号：CN104600046B

公开(公告)日：2019-04-02

申请号：CN201410594450.8

申请日：2014-10-29

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁 ,  新家东 ,  神田良 ,  栗原智敦 ,  户田铁

IPC: H01L23/495

Abstract: 提供了一种半导体器件，包括：第一导电类型的衬底、第一电路区域、分隔区域、第二电路区域和整流元件。整流元件具有：第二导电类型层、第一高浓度第二导电类型区域、第二高浓度第二导电类型区域、元件隔离膜、第一绝缘层和第一导电膜。第一接触耦合至第一高浓度第二导电类型区域，而第二接触耦合至第二高浓度第二导电类型区域。第三接触耦合至第一导电膜。第一接触、第二接触和第三接触彼此分隔开。

公开(公告)号：CN107665923A

公开(公告)日：2018-02-06

申请号：CN201710575932.2

申请日：2017-07-14

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  中原宁

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/063 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/092 ,  H01L29/1083 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/7816 ,  H01L29/7823 ,  H01L29/7835 ,  H01L29/78 ,  H01L21/8238

Abstract: 本发明的目的是改善半导体器件的性能。形成在分离区域中的p沟道晶体管具有：RESURF层，用作电流路径，形成在外延层中，并且是p型半导体层；以及掩埋层，在平面图中与RESURF层重叠，形成在RESURF层之下，夹在半导体衬底和外延层之间，并且是p型半导体层。

公开(公告)号：CN112151614A

公开(公告)日：2020-12-29

申请号：CN202010572172.1

申请日：2020-06-22

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  永久克己 ,  下村彰宏 ,  柳川洋 ,  森和久

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423

Abstract: 本申请涉及半导体器件。为了减小导通电阻同时抑制具有超级结结构的垂直MOSFET的特性变化的增加，垂直MOSFET包括具有n型漂移区的半导体衬底、在n型漂移区的表面上形成的p型基极区、以预定间隔布置在p型基极区下部的n型漂移区中的多个p型列区、底表面到达比p型基极区更深的位置并且布置在相邻p型列区之间的多个沟槽、在多个沟槽中形成的多个栅极电极、和在栅极电极的侧面上的p型基极区中形成的n型源极区。