-
公开(公告)号：CN103199944A
公开(公告)日：2013-07-10
申请号：CN201310049977.8
申请日：2013-02-07
Applicant: 电子科技大学
CPC classification number: Y02D70/122
Abstract: 本发明提供一种广播式自动相关监视信号检测方法及装置，包括：预处理步骤；脉冲位置检测步骤；报头脉冲检测步骤：读取标准ADS-B信号报头的上升沿、下降沿及有效脉冲位置对输入信号的脉冲位置进行匹配检测；报头参考功率值计算步骤；ADS-B信号验证步骤：根据计算出的报头参考功率值与输入信号中各报头脉冲的功率进行比较，当比较结果均为一致，则确定当前输入信号为一个有效的广播式自动相关监视信号。进一步的，发明还提供一种遵循了最小方差的准则的保证了报头参考功率值的有效性的计算方法。本发明检测概率高，消耗逻辑资源少，尤其适合用可编程逻辑器件FPGA对ADS-B信号进行检测。
-
公开(公告)号：CN102880594A
公开(公告)日：2013-01-16
申请号：CN201210394327.2
申请日：2012-10-17
Applicant: 电子科技大学
IPC: G06F17/16
Abstract: 本发明提供了一种基于多核DSP的并行矩阵全选主元高斯约旦求逆算法，解决了现阶段关于求逆矩阵的算法不能满足所有矩阵，并且现有的矩阵求逆算法已经不能满足高速运算要求的缺陷。本发明将矩阵A划分为p块子矩阵后依此发送给1～（p-1）号处理器，拥有当前主行元素的处理器对主行元素进行更新，并发送给除第0号处理器和自身处理器外其余的处理器后，1～（p-1）号处理器一样对自身的子矩阵进行更新，并分别将自身的子矩阵回传给第0号处理器，然后选择上一主行元素的下一行元素作为新的主行元素重复上述过程，直到主行元素遍历完原矩阵的所有对角线元素。通过上述方案，本发明达到了既能针对所有矩阵可实现求逆功能、又满足高速运算要求的效果。
-
公开(公告)号：CN101420372B
公开(公告)日：2010-12-08
申请号：CN200810046288.0
申请日：2008-10-16
Applicant: 电子科技大学
Abstract: 本发明公开了一种片上网络缓存分配方法，其步骤包括：输入片上网络的相关参数，将所有缓存资源分配到每个FIFO上，获取当前配置下网络的平均延迟；建立片上网络的性能分析模型，根据输入参数对系统进行分析，得到每个FIFO的阻塞概率；找出阻塞概率最大的FIFO_MAX和阻塞概率最小的FIFO_MIN；更改系统配置，令FIFO_MAX的深度加1，FIFO_MIN的深度减1，并获取当前配置下网络的新平均延迟；如果新平均延迟小于或等于旧平均延迟，则更改配置生效，并跳回第二步；反之则以更改配置前的系统配置为最优配置；系统根据最优配置分配缓存。本发明先获取网络通信的瓶颈，再采用新算法来进行缓存分配，实现了片上网络的性能优化。
-
公开(公告)号：CN119125858A
公开(公告)日：2024-12-13
申请号：CN202411285257.6
申请日：2024-09-13
Applicant: 电子科技大学
IPC: G01R31/3185 , G01R31/317
Abstract: 该发明公开了一种针对FPGA云系统的无环低功率的硬件缺陷检测电路，涉及FPGA硬件安全领域。本发明针对FPGA云系统的无环低功率的硬件缺陷检测电路可以成功地躲避FPGA云系统的结构检测(即，环型振荡器和高扇出节点)和动态监控(即，时实的功率和温度)，对FPGA云系统中的硬件缺陷进行有效的检测。此外，由于本发明限制了检测电路在FPGA上的消耗的功率和产生的温度，所以检测电路对FPGA云系统没有损害。
-
公开(公告)号：CN116865769A
公开(公告)日：2023-10-10
申请号：CN202310818406.X
申请日：2023-07-05
Applicant: 电子科技大学
Abstract: 该发明公开了一种并行判决反馈译码实时信道估计方法，涉及领域为数字信号处理领域。涉及领域为数字信号处理领域。该方法主要针对存在严重码间串扰的白噪声信道，进行viterbi网格译码的同时进行码间串扰的消除工作，通过对信道记忆系数的准确估计，进一步估计当前码元受到的码间串扰值，将其应用在译码网格的分支度量单元后进行全局搜索得到最佳译码结果；将viterbi译码网格回溯幸存路径得到的译码结果输入信道估计器，以网格输入为期望符号进行信道估计器系数更新，实现对缓变信道的实时估计。
-
Patent Agency Ranking
公开(公告)号：CN114614862B
公开(公告)日：2023-04-28
申请号：CN202210272660.X
申请日：2022-03-18
Applicant: 电子科技大学
IPC: H04B1/707 , H04B1/7075
Abstract: 本发明提出一种高检测率北斗三号卫星RDSS业务出站信号捕获方法，包括分段相关积分步骤：将输入的K路序列长度L的基带信号并行地与产生的本地伪码进行相关，然后将相关后的数据每p码片数据进行累加，每路信号得到N点分段相关结果；FFT步骤：对N点累加数据分别并行地进行R点FFT运算，并将每个FFT运算结果中频谱幅值最大值以及最大值出现的位置作为选择结果；检测判决步骤：将K个频谱幅值最大值分别与判决门限进行比较来判断是否捕获成功。当捕获成功，将谱幅值最大值出现的位置计算得到多普勒频移，将当前本地伪码的码相位作为捕获到的北斗三号卫星RDSS业务出站信号的码相位。本发明有助于提升获概率，并且具有实现结构简单、便于工程实现的特点。
-
公开(公告)号：CN113115455B
公开(公告)日：2023-04-07
申请号：CN202110320491.8
申请日：2021-03-25
Applicant: 电子科技大学
IPC: H04W72/0446 , H04W74/08
Abstract: 本发明公开了一种可降低时隙冲突概率的VDES系统自适应信道选择方法，包括以下步骤：将AIS系统中的报文消息进行分类，并为分类后的消息设置标志位；设定时隙冲突概率阈值，根据时隙冲突概率阈值以及标志位，选择每种类型对应报文消息的传输信道；接入网络并预约时隙，待时隙到来，将报文消息通过选择的传输信道发送，完成自适应信道选择。本发明能够将原始AIS系统中与安全有关的消息置于最高优先级，同时能够在密集水域有效降低时隙冲突概率。
-
公开(公告)号：CN115016992A
公开(公告)日：2022-09-06
申请号：CN202210505593.1
申请日：2022-05-10
Applicant: 电子科技大学
IPC: G06F11/22
Abstract: 本发明公开了一种基于脆弱点分析的芯片木马测试集生成方法，该方法首先利用一个电路的寄存器传输级RTL代码得到芯片版图结果，并由此获取芯片版图信息点集合；然后分析芯片版图布线完成后的布局空间余量和布线通道余量，得到芯片版图脆弱性矩阵；选取芯片版图脆弱性矩阵中的脆弱点进行硬件木马植入以生成芯片版图级隐化硬件木马测试集。本发明通过分析芯片版图的布局空间余量、布线通道余量等物理资源，并在此基础上结合对芯片版图的功耗特征进行分析，设计芯片版图的脆弱性指数，在此基础上选取脆弱点并得到硬件木马隐藏后的芯片版图，即芯片木马测试集。本发明推动了硬件木马检测技术的发展，提升了芯片的防御能力。
-
公开(公告)号：CN114692227A
公开(公告)日：2022-07-01
申请号：CN202210319027.1
申请日：2022-03-29
Applicant: 电子科技大学
Abstract: 本发明公开了一种规模化芯片网表级硬件木马检测方法，该方法首先提取芯片网表的节点信息，并将网表根据寄存器划分为多个组合电路模块，然后根据芯片电路结构计算每一个节点的电路深度，并根据电路深度初始化每一个模块输入节点的特征值，接着利用多线程提取这些模块中每个节点的可控性和可观察性特征值，最后将每个节点对应的特征值输入到k‑means聚类网络中进行聚类分析。本发明分别对每个模块进行特征值计算，可大大缩短检测时间；并将所有节点的特征值向量输入到K‑means神经网络中聚类判断芯片中是否含有硬件木马，可有效提高大规模芯片的木马检测时间效率。
-
公开(公告)号：CN113433850B
公开(公告)日：2022-06-03
申请号：CN202110626594.7
申请日：2021-06-04
Applicant: 电子科技大学
IPC: G05B19/042
Abstract: 本发明公开了一种FPGA异态逻辑修复方法，应用于FPGA所在的待测电路上，通过将待测电路划分为待测网格，通过温度传感器采集待测网格的振荡频率矩阵，该温度传感器为基于环形振荡器的温度传感器，然后基于振荡频率矩阵建立预测模型和定位模型，通过所述预测模型和所述温度传感器在预设时间间隔到达时对所述待测网格进行检测得到检测结果，并根据所述检测结果判断是否存在所述异态逻辑，若存在，则通过定位模型确定出异态逻辑区域，并对待测电路进行配置修复，若不存在，则根据预设时间间隔进行下一次检测，实现了快速准确的对异态逻辑的定位以及修复。
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.03 seconds)
