-
公开(公告)号：CN113690370A
公开(公告)日：2021-11-23
申请号：CN202111082665.8
申请日：2021-09-15
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L49/02
Abstract: 本发明提供了一种能量存储电容器，包括衬底、绝缘层、底层电极、铁电薄膜、反铁电薄膜和顶层电极。所述衬底开设有第一沟槽结构，所述绝缘层覆盖所述第一沟槽结构的内壁和顶面以形成第二沟槽结构；所述底层电极、所述铁电薄膜、所述反铁电薄膜和所述顶层电极顺次堆叠设置于所述第二沟槽结构，以形成不同的沟槽结构，相邻两个所述沟槽结构的一个沟槽结构覆盖另一个沟槽结构的内壁和顶面，提升了最大极化强度和击穿电场强度，从而使得电介质电容器的储能密度得以提升。本发明还提供了所述能量存储电容器的制备方法。
-
公开(公告)号：CN112768489B
公开(公告)日：2021-11-09
申请号：CN202110155493.6
申请日：2021-02-04
Applicant: 长江先进存储产业创新中心有限责任公司
Inventor： 刘峻
Abstract: 本公开实施例公开了一种相变存储器及其制作方法，所述相变存储器包括：相变存储阵列，位于衬底上，包括沿垂直于衬底方向设置的第一导电线、存储叠层和第二导电线；第一导电线和第二导电线平行于衬底且彼此垂直，存储叠层与第一导电线及第二导电线均垂直；电容阵列，沿平行于衬底方向，与所述相变存储阵列并列设置在衬底上，包括：沿平行于所述衬底方向交替并列设置的第一电极板和第二电极板，均包括：所述第一导电线；或者，所述第二导电线；所述第一电极板，与所述相变存储阵列电连接；所述第二电极板，与接地端电连接；电绝缘的隔离结构，位于所述第一电极板和所述第二电极板之间。
-
公开(公告)号：CN113555504A
公开(公告)日：2021-10-26
申请号：CN202110832234.2
申请日：2021-07-22
Applicant: 长鑫存储技术有限公司
Inventor： 王琪
IPC: H01L49/02 , H01L27/108
Abstract: 本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制造方法。半导体结构包括：衬底；多个下电极，多个下电极间隔地位于衬底上；保护层，保护层位于下电极的上部，并将下电极分隔开；其中，保护层的材质包括氢化非晶硬碳。通过使得保护层的材质包括氢化非晶硬碳，即保护层的硬度较高，因此在形成电容孔的过程中不会对保护层形成破坏，所以可以保证形成的下电极的质量，从而改善半导体结构的性能。
-
公开(公告)号：CN108183103B
公开(公告)日：2021-10-26
申请号：CN201810124228.X
申请日：2015-11-16
Applicant: 国立大学法人东北大学
IPC: H01L27/088 , H01L27/146 , H01L29/78 , H01L49/02 , H04N5/355 , H04N5/374 , H04N5/3745 , H04N5/378 , H01L21/8234
Abstract: 本发明的一个课题在于提供一种对进一步发展产业、实现更放心更安全的社会作出大的贡献的光传感器的信号读出方法和摄像装置的信号读出方法。本发明的一个解决方法是一种光传感器，该光传感器具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，在该光传感器中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非LDD/MOS晶体管，且该传送开关的漏极区域中的杂质浓度为少50％的浓度的非LDD/MOS晶体管。
-
公开(公告)号：CN113517875A
公开(公告)日：2021-10-19
申请号：CN202110647050.9
申请日：2014-03-12
Applicant: 华为技术有限公司
Abstract: 实施例提供的集成电路，包括可变电容器。该可变电容器包括：第一电容元件，其中，所述第一电容元件包括金属氧化物半导体结构的第一电容器；与所述第一电容元件并联的第二电容元件，其中，所述第二电容元件包括金属氧化物半导体结构的第二电容器；与所述第一电容元件和所述第二电容元件并联的第三电容元件，其中，所述第三电容元件包括金属绝缘体金属结构的第三电容器；以及与所述第一电容元件、所述第二电容元件和所述第三电容元件并联的第四电容元件，其中，所述第四电容元件包括金属绝缘体金属结构的第四电容器。
-
Patent Agency Ranking
公开(公告)号：CN113517171A
公开(公告)日：2021-10-19
申请号：CN202010276080.9
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请涉及半导体的制造方法，具体是，提供半导体基底，所述半导体基底形成牺牲模层；刻蚀所述牺牲模层以形成凹槽，所述凹槽用于形成目标结构；在所述凹槽的侧壁上形成侧墙层。本申请的制造方法能够解决在高深宽比开孔工艺中所存在的开孔不充分或开孔存在弓形的问题，以及采用简单的工艺制程即可实现降低半导体结构的关键尺寸，以替代现有的采用复杂的多重图形化等工艺来控制降低关键尺寸。
-
公开(公告)号：CN113497186A
公开(公告)日：2021-10-12
申请号：CN202010248852.8
申请日：2020-04-01
Applicant: 联华电子股份有限公司
IPC: H01L49/02
Abstract: 本发明公开一种并联的电容结构及其制作方法，其中该并联的电容结构包含一基底，一沟槽埋入于基底中，多个电极层各自顺应沟槽的轮廓填入并覆盖沟槽，多个电极层由多个第n个电极层组成，其中n为依序由1至M的正整数，M不小于3，并且数字较小的第n个电极层较靠近沟槽的侧壁，沟槽的正中心由第M个电极层填入并且第M个电极层的上表面和基底的上表面切齐，一电容介电层设置于相邻的电极层之间，一第一导电插塞接触n为奇数的第n个电极层，一第二导电插塞接触n为偶数的第n个电极层。
-
公开(公告)号：CN113496985A
公开(公告)日：2021-10-12
申请号：CN202110365600.8
申请日：2021-04-06
Applicant: 硅工厂股份有限公司
Inventor： 金希周
IPC: H01L23/522 , H01L49/02
Abstract: 本公开公开了一种使用MIM电容器配置的用于显示器的驱动集成电路。该驱动集成电路包括：第一电路，形成在芯片上的衬底的第一区域中；第二电路，形成在芯片上的衬底的第二区域中；第一MIM电容器，形成在衬底的上方的第一层中，并具有用于第一电路的第一电容；以及第二MIM电容器，形成在衬底的上方的第二层中，并具有用于第二电路的第二电容。
-
公开(公告)号：CN113496953A
公开(公告)日：2021-10-12
申请号：CN202010267452.1
申请日：2020-04-08
Applicant: 长鑫存储技术有限公司
Inventor： 权俊模
IPC: H01L21/8242 , H01L27/108 , H01L49/02
Abstract: 本发明涉及一种半导体存储器件及其制备方法；包括如下步骤：提供衬底；于衬底上形成叠层结构；于叠层结构内形成若干个间隔排布电容孔；于电容孔内形成下电极层；去除顶层介质层；于暴露出的牺牲层的表面及下电极层的上部表面形成第一电容介质层；于第一电容介质层的表面形成第一上电极层；于第一上电极层及第一电容介质层内形成多个开口；基于开口去除牺牲层；至少于下电极层的表面及暴露出的底层介质层的表面形成第二电容介质层；于第二电容介质层的表面形成第二上电极层。本发明的第一电容介质层及第一上电极层既可以起到支撑层的作用，又可以与下电极层形成电容，从而可以增大柱状电容的电容容量。
-
公开(公告)号：CN113451511A
公开(公告)日：2021-09-28
申请号：CN202110284822.7
申请日：2021-03-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02
Abstract: 本公开实施例提供一种半导体装置。半导体装置包括接点结构、第一钝化层、底导体板层、第二介电层、中间导体板层、第三介电层、顶导体板层及第二钝化层。接点结构位于第一介电层中；第一钝化层位于接点结构上；底导体板层位于第一钝化层上，且底导体板层包括多个第一子层；第二介电层位于底导体板层上；中间导体板层位于第二介电层上，且中间导体板层包括多个第二子层；第三介电层位于中间导体板层上；顶导体板层位于第三介电层上，且顶导体板层包括多个第三子层；第二钝化层位于顶导体板层上。
-
-
-
-
-
-
-
-
-
Search Results
1306
records
(took 0.021 seconds)
