-
公开(公告)号：CN118116917A
公开(公告)日：2024-05-31
申请号：CN202211511074.2
申请日：2022-11-29
Applicant: 联华电子股份有限公司
IPC: H01L23/66
Abstract: 本发明公开一种决定无线射频元件的天线规则的方法，其主要先形成一栅极结构于基底上，然后形成一源极/漏极区域于该栅极结构旁，形成一第一金属绕线于该源极/漏极区域上，再形成一第二金属绕线于该栅极结构上，其中第一金属绕线面积以及第二金属绕线面积的总和除以栅极结构面积小于一比例。
-
公开(公告)号：CN117917769A
公开(公告)日：2024-04-23
申请号：CN202211293607.4
申请日：2022-10-21
Applicant: 联华电子股份有限公司
IPC: H01L23/528 , H01L23/64 , H01L25/18
Abstract: 本发明公开一种半导体封装结构，其主要包含第一晶片具有一深沟槽电容以及第二晶片接合该第一晶片，其中第二晶片又包含第一主动元件设于第一硅覆绝缘基底上以及第一金属内连线连接第一主动元件以及深沟槽电容。其中第一晶片又包含该深沟槽电容设于一基底内、第一层间介电层设于深沟槽电容上、第一金属间介电层设于该第一层间介电层上以及第二金属内连线设于第一层间介电层以及第一金属间介电层内。
-
公开(公告)号：CN110504240A
公开(公告)日：2019-11-26
申请号：CN201810466671.5
申请日：2018-05-16
Applicant: 联华电子股份有限公司
IPC: H01L23/538 , H01L29/78 , H01L21/336 , H01L21/768
Abstract: 本发明公开一种半导体元件及其制造方法。所述半导体元件包括绝缘层、半导体层、多个隔离结构、晶体管、第一接触窗、多个硅化物层以及保护层。绝缘层具有相对的正面与背面。半导体层配置在绝缘层的正面上。多个隔离结构配置在半导体层中。晶体管配置在半导体层上。第一接触窗配置在晶体管旁，且贯穿多个隔离结构中的一者及其下方的绝缘层。多个硅化物层分别配置在第一接触窗的底面上与晶体管的源极、漏极以及栅极上。保护层配置在第一接触窗与绝缘层之间。
-
公开(公告)号：CN115863348A
公开(公告)日：2023-03-28
申请号：CN202111119692.8
申请日：2021-09-24
Applicant: 联华电子股份有限公司
IPC: H01L27/12 , H01L21/762
Abstract: 本发明提出了一种绝缘体覆硅基板及其制作方法，其中该绝缘体覆硅基板包含一承载基板、一多晶硅捕陷层形成在该承载基板上、一氧化层形成在该多晶硅捕陷层上、以及一单晶硅层直接形成在该氧化层上，其中该单晶硅层与该氧化层之间为接合界面。
-
Patent Agency Ranking
公开(公告)号：CN109390353A
公开(公告)日：2019-02-26
申请号：CN201710690789.1
申请日：2017-08-14
Applicant: 联华电子股份有限公司
CPC classification number: H01L27/1203 , H01L21/02013 , H01L21/32053 , H01L21/6835 , H01L21/7624 , H01L21/76846 , H01L21/76877 , H01L21/76879 , H01L21/76883 , H01L21/76889 , H01L21/76897 , H01L21/76898 , H01L23/481 , H01L23/5226 , H01L23/528 , H01L23/53209 , H01L24/03 , H01L24/05 , H01L27/13 , H01L2221/68327 , H01L2221/68359 , H01L2224/05025 , H01L2924/1205 , H01L2924/1206 , H01L2924/1207 , H01L2924/13091 , H01L21/84
Abstract: 本发明公开一种半导体元件及其制作方法。该半导体元件包含：一基材，具有一前侧面与一背侧面，其中该基材包含一半导体层以及一埋入绝缘层；至少一晶体管，设于该半导体层上；一层间介电层，设于该前侧面，覆盖该至少一晶体管；一接触结构，贯穿该层间介电层、该半导体层及该埋入绝缘层；一硅化金属层，在该背侧面上覆盖住该接触结构的一端面；及一被动元件，设于该基材的该背侧面上，其中该接触结构电连接至该被动元件。
-
公开(公告)号：CN118465880A
公开(公告)日：2024-08-09
申请号：CN202310101180.1
申请日：2023-02-08
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种超表面结构及其制造方法，其中该超表面结构包括：衬底，具有第一区域以及不与第一区域重叠的第二区域；第一柱元件，形成于衬底上的第一区域内；以及第二柱元件，形成在衬底上的第二区域内。第一柱元件具有第一截面轮廓并且第二柱元件具有不同于所述第一截面轮廓的第二截面轮廓。第一截面轮廓和第二截面轮廓中的至少一个是非矩形的。
-
公开(公告)号：CN115548117A
公开(公告)日：2022-12-30
申请号：CN202110725291.0
申请日：2021-06-29
Applicant: 联华电子股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开一种半导体结构及其制造方法。所述半导体结构包括承载基底、富陷阱层、介电层、内连线结构、元件结构层以及线路结构。所述富陷阱层设置于所述承载基底上。所述介电层设置于所述富陷阱层上。所述内连线结构设置于所述介电层上。所述元件结构层设置于所述内连线结构上，且与所述内连线结构电连接。所述线路结构设置于所述元件结构层上，且与所述元件结构层电连接。
-
公开(公告)号：CN113497186A
公开(公告)日：2021-10-12
申请号：CN202010248852.8
申请日：2020-04-01
Applicant: 联华电子股份有限公司
IPC: H01L49/02
Abstract: 本发明公开一种并联的电容结构及其制作方法，其中该并联的电容结构包含一基底，一沟槽埋入于基底中，多个电极层各自顺应沟槽的轮廓填入并覆盖沟槽，多个电极层由多个第n个电极层组成，其中n为依序由1至M的正整数，M不小于3，并且数字较小的第n个电极层较靠近沟槽的侧壁，沟槽的正中心由第M个电极层填入并且第M个电极层的上表面和基底的上表面切齐，一电容介电层设置于相邻的电极层之间，一第一导电插塞接触n为奇数的第n个电极层，一第二导电插塞接触n为偶数的第n个电极层。
-
公开(公告)号：CN110504240B
公开(公告)日：2021-08-13
申请号：CN201810466671.5
申请日：2018-05-16
Applicant: 联华电子股份有限公司
IPC: H01L23/538 , H01L29/78 , H01L21/336 , H01L21/768
Abstract: 本发明公开一种半导体元件及其制造方法。所述半导体元件包括绝缘层、半导体层、多个隔离结构、晶体管、第一接触窗、多个硅化物层以及保护层。绝缘层具有相对的正面与背面。半导体层配置在绝缘层的正面上。多个隔离结构配置在半导体层中。晶体管配置在半导体层上。第一接触窗配置在晶体管旁，且贯穿多个隔离结构中的一者及其下方的绝缘层。多个硅化物层分别配置在第一接触窗的底面上与晶体管的源极、漏极以及栅极上。保护层配置在第一接触窗与绝缘层之间。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.034 seconds)
