公开(公告)号：CN110323226A

公开(公告)日：2019-10-11

申请号：CN201910196960.2

申请日：2019-03-15

Applicant: 三星电子株式会社

Inventor： 白石千 ,  金甫昌 ,  闵忠基 ,  朴志勋 ,  俞炳瓘

IPC: H01L27/1157 ,  H01L27/11582 ,  H01L21/768 ,  H01L23/538

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。

公开(公告)号：CN109817633A

公开(公告)日：2019-05-28

申请号：CN201811381116.9

申请日：2018-11-20

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  孙荣晥 ,  俞炳瓘 ,  郑恩宅

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种垂直存储器件，其包括：在基本垂直于衬底的上表面的第一方向上顺序堆叠的第一杂质区、第二杂质区和第三杂质区；栅电极结构，所述栅电极结构包括在所述第三杂质区上沿所述第一方向彼此间隔开的多个栅电极；沟道，所述沟道在所述衬底上沿所述第一方向延伸穿过所述栅电极结构、所述第二杂质区和所述第三杂质区以及所述第一杂质区的上部；以及电荷存储结构，所述电荷存储结构覆盖所述沟道的外侧壁的一部分和下表面。所述沟道直接接触所述第二杂质区的侧壁。

公开(公告)号：CN102263065B

公开(公告)日：2015-06-17

申请号：CN201110145035.0

申请日：2011-05-24

Applicant: 三星电子株式会社

Inventor： 李宰求 ,  朴泳雨 ,  俞炳瓘 ,  李东植 ,  朴尚容

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11578 ,  H01L29/66477 ,  H01L29/7926

Abstract: 本发明公开非易失性存储器件及制造方法与包括其的存储模块和系统。一种非易失性存储器件包括：衬底；从衬底突出的沟道层；围绕沟道层的栅极导电层；被布置在沟道层和栅极导电层之间的栅极绝缘层；以及第一绝缘层，其与沟道层隔开，并且被布置在栅极导电层的顶部和底部上。栅极绝缘层在栅极导电层和第一绝缘层之间延伸。