公开(公告)号：CN106531719B

公开(公告)日：2020-05-12

申请号：CN201610825719.8

申请日：2016-09-14

Applicant: 三星电子株式会社

Inventor： 严多一 ,  金桢益 ,  具滋钦 ,  金哲性 ,  朴俊起 ,  玄尚镇

IPC: H01L23/538

Abstract: 提供一种半导体装置，所述半导体装置包括：有源鳍，在基底上从隔离图案部分地突出；栅极结构，在有源鳍上；源/漏层，在与栅极结构相邻的有源鳍的一部分上；金属硅化物图案，在源/漏层上；以及塞，在金属硅化物图案上。塞包括：第二金属图案；金属氮化物图案，接触金属硅化物图案的上表面，并覆盖第二金属图案的底部和侧壁；以及第一金属图案，在金属硅化物图案上，第一金属图案覆盖金属氮化物图案的外侧壁。第一金属图案的氮浓度根据距金属氮化物图案的外侧壁的距离而逐渐减小。

公开(公告)号：CN104022049A

公开(公告)日：2014-09-03

申请号：CN201410037347.3

申请日：2014-01-26

Applicant: 三星电子株式会社

Inventor： 韩昌虎 ,  金大煜 ,  李珍宁 ,  崔诚元 ,  金炳勋 ,  朴瀚钦 ,  崔相镇 ,  具滋钦

IPC: H01L21/66

CPC classification number: G06F17/18 ,  G03F7/70633 ,  H01L22/00 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种处理方法，包括：基于初始数据处理晶片；测量多个区域的每一个的误差；将多个区域中的至少一些区域的误差相似度计算为一些区域的每一对之间的分隔距离的函数；选择第一区域和与第一区域相邻的多个第二区域；基于每一对第二区域之间的误差相似度和第一区域与每个第二区域之间的误差相似度来计算第二区域的权重值；基于第二区域的测量误差和第二区域的权重值来计算第一区域的估计误差；以及基于多个区域的每一个的估计误差来产生估计数据。

公开(公告)号：CN100392826C

公开(公告)日：2008-06-04

申请号：CN200310120909.2

申请日：2003-10-17

Applicant: 三星电子株式会社

Inventor： 具景谟 ,  具滋钦 ,  朴惠贞

IPC: H01L21/3205 ,  H01L21/321 ,  H01L21/336

CPC classification number: C23C14/5806 ,  C23C14/021 ,  C23C14/165 ,  C23C14/5873 ,  H01L21/28052 ,  H01L21/28518 ,  H01L29/665

Abstract: 本发明公开硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。在含硅导电区上有一含钴膜，并且一富含钛的覆盖层形成在含钴膜上。其中所述覆盖层是钛/氮原子百分比比率大于1的氮化钛层。对该合成结构进行退火，使得含钴膜中的钴和含硅导电区中的硅彼此反应，从而形成一硅化钴膜。当在高温下形成硅化钴膜的时候，也形成一扩散抑制界面膜。

公开(公告)号：CN1577768A

公开(公告)日：2005-02-09

申请号：CN200310120207.4

申请日：2003-12-09

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  宣敏喆 ,  卢官钟 ,  金旼炷

IPC: H01L21/3205 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28061 ,  H01L21/28518 ,  H01L29/4941 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供了形成硅化镍层以及半导体器件的方法，该半导体器件包括硅化镍层，其提供了对于450℃以上的温度下的后续工艺的提高的稳定性。具体地，硅化镍层由具有小部分合金金属(如钽)的镍合金形成，并表现出降低的结块性和受阻的NiSi与NiSi2之间的相变，从而抑制了表面电阻的增大并改善了利用精细图形的效用。如所形成的那样，硅化镍层包括主要由硅和镍构成的下层、以及包含合金金属主要部分的薄的上层。

公开(公告)号：CN1471144A

公开(公告)日：2004-01-28

申请号：CN03148470.0

申请日：2003-06-30

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  宣敏喆 ,  尹宣弼

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/31612 ,  H01L27/115

Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤：通过提供一氮源气体，可在反应室内建立并保持氮气气氛；然后，可向反应室提供一硅源气体和一氧源气体，以在半导体衬底上沉积一氧化硅层，该半导体衬底可包括一导电材料层；然后，通过进行通常的CVD工艺，可在该氧化硅层上形成一氮化硅层；接着，该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异，因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果，可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。

公开(公告)号：CN100533670C

公开(公告)日：2009-08-26

申请号：CN200710199627.4

申请日：2003-10-17

Applicant: 三星电子株式会社

Inventor： 具景谟 ,  具滋钦 ,  朴惠贞

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/3205 ,  H01L21/321

CPC classification number: C23C14/5806 ,  C23C14/021 ,  C23C14/165 ,  C23C14/5873 ,  H01L21/28052 ,  H01L29/665

Abstract: 本发明公开硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。在含硅导电区上有一含钴膜，并且一富含钛的覆盖层形成在含钴膜上。其中所述覆盖层是钛/氮原子百分比比率大于1的氮化钛层。对该合成结构进行退火，使得含钴膜中的钴和含硅导电区中的硅彼此反应，从而形成一硅化钴膜。当在高温下形成硅化钴膜的时候，也形成一扩散抑制界面膜。

公开(公告)号：CN101290431A

公开(公告)日：2008-10-22

申请号：CN200810090917.X

申请日：2008-04-01

Applicant: 三星电子株式会社

Inventor： 张大镇 ,  金炯秀 ,  具滋钦 ,  沈重铉 ,  刘永镐

IPC: G02F1/13357 ,  G02F1/1333 ,  F21V21/00

CPC classification number: H01J9/006

Abstract: 本发明公开一种用于装配灯的装置和利用该装置装配灯的方法。所述装置将灯自动装配在容器中，其包括：灯排列单元，包括形成为接收多个灯的保持台；以及灯压配合单元，包括将定位在所述保持台上的灯夹持住以传送该灯的夹具、将灯的主体定位于容器中的主体压配合部分、和将灯的引线定位于所述容器中的引线压配合部分。

公开(公告)号：CN101179019A

公开(公告)日：2008-05-14

申请号：CN200710199627.4

申请日：2003-10-17

Applicant: 三星电子株式会社

Inventor： 具景谟 ,  具滋钦 ,  朴惠贞

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/3205 ,  H01L21/321

CPC classification number: C23C14/5806 ,  C23C14/021 ,  C23C14/165 ,  C23C14/5873 ,  H01L21/28052 ,  H01L29/665

Abstract: 本发明公开硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。在含硅导电区上有一含钴膜，并且一富含钛的覆盖层形成在含钴膜上。其中所述覆盖层是钛/氮原子百分比比率大于1的氮化钛层。对该合成结构进行退火，使得含钴膜中的钴和含硅导电区中的硅彼此反应，从而形成一硅化钴膜。当在高温下形成硅化钴膜的时候，也形成一扩散抑制界面膜。

公开(公告)号：CN1327496C

公开(公告)日：2007-07-18

申请号：CN03148470.0

申请日：2003-06-30

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  宣敏喆 ,  尹宣弼

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/31612 ,  H01L27/115

Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤：通过提供一氮源气体，可在反应室内建立并保持氮气气氛；然后，可向反应室提供一硅源气体和一氧源气体，以在半导体衬底上沉积一氧化硅层，该半导体衬底可包括一导电材料层；然后，通过进行通常的CVD工艺，可在该氧化硅层上形成一氮化硅层；接着，该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异，因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果，可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。

公开(公告)号：CN1574398A

公开(公告)日：2005-02-02

申请号：CN03155055.X

申请日：2003-08-26

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  许盛俊 ,  金星万 ,  李彰原 ,  具滋钦 ,  崔时荣

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/283 ,  H01L21/3205

Abstract: 本发明公开了一种具有低电阻的半导体器件及其制造方法，通过防止形成栅极叠层时出现高电阻材料来获得低电阻。该器件包括形成在半导体衬底上的电介质层，形成在电介质层上的多晶硅层，形成在多晶硅层上的界面反应阻挡层，形成在界面反应阻挡层上的阻挡层，以及形成在阻挡层上的金属层。其中界面反应阻挡层被构造用于阻止多晶硅层与阻挡层之间的反应。