公开(公告)号：CN105316649B

公开(公告)日：2018-12-07

申请号：CN201510290742.7

申请日：2015-05-29

Applicant: 东京毅力科创株式会社 ,  宇部兴产株式会社

Inventor： 清水亮 ,  宫原孝广 ,  白井昌志 ,  贞池慎一郎

IPC: C23C16/36

CPC classification number: H01L21/02167 ,  C23C16/36 ,  C23C16/45544 ,  C23C16/45553 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0228

Abstract: 本发明为在被处理体的被处理面上形成SiCN膜的SiCN膜的成膜方法，其具备：向容纳有前述被处理体的处理室内供给包含Si原料的Si原料气体的工序；和在供给前述Si原料气体的工序之后，向前述处理室内供给包含氮化剂的气体的工序；作为前述氮化剂使用氮与碳的化合物。

公开(公告)号：CN108780735A

公开(公告)日：2018-11-09

申请号：CN201780015644.X

申请日：2017-03-10

Applicant: 应用材料公司

Inventor： 李宁 ,  M·巴尔西努 ,  夏立群

IPC: H01L21/02 ,  H01L21/3065 ,  H01L21/205

CPC classification number: H01L21/0217 ,  C23C16/045 ,  C23C16/345 ,  C23C16/45519 ,  C23C16/45536 ,  C23C16/45551 ,  C23C16/56 ,  H01L21/02211 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0234 ,  H01L21/3105 ,  H01L21/31111

Abstract: 用于形成间隔件的方法包含以下步骤：在特征的顶部、底部、及侧壁上沉积膜，以及对膜加工，以改变特征的顶部与底部上的膜的性质，而可以相对于特征的侧壁上的膜对特征的顶部与底部上的膜选择性蚀刻。

公开(公告)号：CN108778739A

公开(公告)日：2018-11-09

申请号：CN201780015467.5

申请日：2017-03-10

Applicant: 应用材料公司

Inventor： 李宁 ,  M·巴尔西努 ,  夏立群 ,  D·杨 ,  王安川

IPC: B32B38/00 ,  B32B9/00

CPC classification number: H01L21/0217 ,  C23C16/345 ,  C23C16/45519 ,  C23C16/45551 ,  C23C16/45555 ,  C23C16/56 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0234 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31116 ,  H01L29/6653

Abstract: 用于形成间隔物的方法包含以下步骤：在特征的顶部、底部及侧壁上沉积膜，以及对膜进行处理以改变特征的顶部与底部上的膜的性质。相对于特征的侧壁上的膜，使用高强度等离子体从特征的顶部与底部选择性地干式蚀刻膜。

公开(公告)号：CN108695255A

公开(公告)日：2018-10-23

申请号：CN201711120779.0

申请日：2017-11-14

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  康珉材 ,  李周利

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L21/02656 ,  C23C16/30 ,  C23C16/345 ,  C23C16/347 ,  C23C16/36 ,  C23C16/45525 ,  C23C16/45531 ,  C23C16/45542 ,  C23C16/458 ,  C23C16/56 ,  H01L21/02057 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/02381 ,  H01L21/02642 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/785 ,  H01L21/823431 ,  H01L21/823468 ,  H01L27/0886

Abstract: 一种制造集成电路装置的方法和一种根据该方法制造的集成电路装置，所述方法包括：在基底的有源区上形成氧碳氮化硅(SiOCN)材料层，形成SiOCN材料层包括使用具有硅(Si)原子与碳(C)原子之间的键的前驱体；蚀刻有源区的一部分，以在有源区中形成凹部；在氢(H2)气氛下以大约700℃至大约800℃焙烧凹部的表面，并在执行焙烧的同时将SiOCN材料层暴露于焙烧的气氛；以及从在氢气氛下焙烧的凹部的表面生长半导体层。

公开(公告)号：CN108505020A

公开(公告)日：2018-09-07

申请号：CN201810165871.7

申请日：2018-02-28

Applicant: 东京毅力科创株式会社

Inventor： 小川淳 ,  吹上纪明 ,  大槻志门 ,  尾谷宗之 ,  辛川孝行 ,  小山峻史 ,  岩崎征英

IPC: C23C16/34 ,  C23C16/455 ,  C23C16/511 ,  H01L21/027 ,  H01L21/67

CPC classification number: C23C16/4584 ,  C23C16/345 ,  C23C16/45527 ,  C23C16/45536 ,  C23C16/45538 ,  C23C16/45551 ,  C23C16/45557 ,  C23C16/45565 ,  C23C16/46 ,  C23C16/511 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/6835 ,  C23C16/4554 ,  C23C16/45574 ,  H01L21/027 ,  H01L21/67017

Abstract: 本发明涉及成膜装置，提供一种能够在成膜装置中抑制膜厚的不均的技术，该成膜装置遍及基板的径向地向载置于旋转台并进行公转的基板供给气体来进行成膜。在以沿旋转台的径向横跨晶圆的移动区域的方式供给气体、以包围气体喷出区域的周围的方式设置有排气口的气体供排气单元中，沿旋转台的径向将气体喷出区域划分为三个以上的区域。而且，在气体喷出区域中的内侧区域中，在与晶圆的通过区域的内侧的周缘相向的区域设置有气体喷出孔，在外侧区域中，在晶圆的通过区域的外侧的周缘设置有气体喷出孔。因此，能够使向晶圆的通过区域的缘部供给的气体的供给量增多，因此能够抑制晶圆的周缘的膜厚的降低。

公开(公告)号：CN108461400A

公开(公告)日：2018-08-28

申请号：CN201810150065.2

申请日：2018-02-13

Applicant: 株式会社日立国际电气

Inventor： 佐野敦 ,  龟田贤治 ,  高泽裕真

IPC: H01L21/336 ,  H01L21/67

CPC classification number: H01L21/02126 ,  C23C16/308 ,  C23C16/36 ,  C23C16/45527 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/02334 ,  H01L21/02337 ,  H01L29/66969 ,  H01L21/67011

Abstract: 本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提高在衬底上形成的SiOCN膜的膜质。半导体器件的制造方法进行下述工序：将非同时地进行下述工序的循环进行规定次数，从而在衬底上形成包含硅、氧、碳及氮的膜的工序：对衬底同时供给第一氨基硅烷和氧化剂从而形成包含硅、氧、碳及氮的层的工序，和于第一温度下对层进行第一改质处理的工序；及于比第一温度高的第二温度下对膜进行第二改质处理的工序。

公开(公告)号：CN108447766A

公开(公告)日：2018-08-24

申请号：CN201710773155.2

申请日：2017-08-31

Applicant: 株式会社日立国际电气

Inventor： 岛本聪 ,  芦原洋司 ,  丰田一行 ,  大桥直史

IPC: H01L21/02 ,  H01L21/67

CPC classification number: H01L21/0217 ,  C01B21/068 ,  C23C16/345 ,  C23C16/50 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/28282 ,  H01L21/31111 ,  H01L27/11565 ,  H01L27/11582 ,  H01L21/02252 ,  H01L21/67017

Abstract: 本发明涉及半导体器件的制造方法、衬底处理装置及存储介质。本发明的课题为在三维结构的FLASH存储器中也可形成良好特性的半导体器件。为了解决上述课题，本发明提供一种技术，该技术包括：在形成有绝缘膜的衬底被载置于处理室内的衬底载置部的状态下，向所述处理室供给处理气体；从等离子体生成部向所述处理室供给第一电力从而进行等离子体生成，并在所述绝缘膜上形成第一氮化硅层；以与所述等离子体生成并行的方式从离子控制部向所述处理室供给第二电力，从而在所述第一氮化硅层上形成比所述第一氮化硅层应力低的第二氮化硅层。

公开(公告)号：CN105734531B

公开(公告)日：2018-08-24

申请号：CN201610115780.3

申请日：2012-12-10

Applicant: 株式会社日立国际电气

Inventor： 广濑义朗 ,  佐野敦 ,  渡桥由悟 ,  桥本良知 ,  岛本聪

IPC: C23C16/36 ,  C23C16/455 ,  H01L21/02

CPC classification number: H01L21/02126 ,  C23C16/36 ,  C23C16/45523 ,  H01L21/02167 ,  H01L21/02172 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/31

Abstract: 本申请涉及半导体器件的制造方法、衬底处理方法及衬底处理装置，形成具有低介电常数、高耐蚀刻性、高耐泄漏性的特性的薄膜。包括通过进行规定次数如下循环而在衬底上形成包含规定元素、氧、碳及氮的薄膜的工序，该循环包括如下工序：向衬底供给包含规定元素和卤素的原料气体的工序，向所述衬底供给由碳、氮及氢这3种元素构成的、且在1分子中碳原子的数量比氮原子的数量多的第一反应气体的工序，向所述衬底供给氮化气体作为第二反应气体的工序，和向所述衬底供给氧化气体作为第三反应气体的工序。

公开(公告)号：CN104008966B

公开(公告)日：2018-06-05

申请号：CN201310161150.6

申请日：2013-05-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘书豪 ,  张君毅 ,  林明锋 ,  余胜文 ,  方子韦

IPC: H01L21/316 ,  H01L21/768

CPC classification number: H01L21/02107 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/28008 ,  H01L21/31053 ,  H01L21/76837 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66545 ,  H01L29/7834

Abstract: 本发明公开了用于半导体器件的多组分电介质。本发明提供了一种制造半导体器件的方法，该方法包括通过在半导体衬底上形成层间介电（ILD）层的第一部分以及在ILD层的第一部分上形成ILD层的第二部分来形成多组分ILD层。第二部分可以比第一部分具有更高的硅含量。例如，第二部分可以是富含硅的氧化物。

公开(公告)号：CN104347624B

公开(公告)日：2018-05-01

申请号：CN201410381480.0

申请日：2014-08-05

Applicant: 纳普拉有限公司

Inventor： 关根重信 ,  关根由莉奈

IPC: H01L27/04 ,  H01L23/52

CPC classification number: H01L27/04 ,  H01L21/02211 ,  H01L23/481 ,  H01L23/5223 ,  H01L27/0676 ,  H01L28/90 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种将有源元件及无源元件以高密度配置的薄型的集成电路装置。包括半导体基板(101)、有源元件(Q1)和无源元件(PS2)。有源元件(Q1)由半导体基板(101)构成；无源元件(PS2)包括填充于在半导体基板(1)的厚度方向上设置的槽状或孔状的要素形成区域(111、112、113)的内部的功能要素(532、322、521)。