公开(公告)号：CN108538786A

公开(公告)日：2018-09-14

申请号：CN201710943288.X

申请日：2017-10-11

Applicant: 三星电子株式会社

Inventor： 宣敏喆 ,  金明哲 ,  申暻燮

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L21/823807 ,  G06F7/505 ,  G06F17/5081 ,  G06F2217/84 ,  H01L21/30608 ,  H01L21/308 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/535 ,  H01L27/0924 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/66545

Abstract: 本发明提供一种半导体装置及其制造方法。在制造半导体装置的方法中，在衬底上形成第一有源鳍片至第三有源鳍片。第一有源鳍片至第三有源鳍片中的每一个在第一方向上延伸，且第二有源鳍片、第一有源鳍片及第三有源鳍片在第二方向上以此顺序设置，第二方向与第一方向交叉。使用第一蚀刻掩模来移除第二有源鳍片，第一蚀刻掩模覆盖第一有源鳍片及第三有源鳍片。使用第二蚀刻掩模来移除第三有源鳍片，第二蚀刻掩模覆盖第一有源鳍片及衬底的被移除第二有源鳍片的一部分。在第一有源鳍片上形成第一栅极结构。在与第一栅极结构相邻的第一有源鳍片的一部分上形成第一源极/漏极层。本发明的半导体装置可具有高的集成度及小的面积。

公开(公告)号：CN102832221B

公开(公告)日：2016-10-26

申请号：CN201210202070.6

申请日：2012-06-15

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 宣敏喆 ,  朴炳国

IPC: H01L27/11 ,  H01L21/8244

Abstract: 一种半导体装置包括延伸在水平方向上的基板和位于基板上的竖直晶体管。竖直晶体管包括：第一扩散区域，位于基板上；沟道区域，位于第一扩散区域上并在相对于基板的水平延伸方向的竖直方向上延伸；第二扩散区域，位于沟道区域上；以及栅极电极，位于沟道区域的侧壁且与其绝缘。水平晶体管设置在基板，该水平晶体管包括：第一扩散区域和第二扩散区域，位于基板上并彼此分隔开；沟道区域，位于基板上并位于第一扩散区域和第二扩散区域之间；以及栅极电极，位于沟道区域上并且与沟道区域隔离。竖直晶体管的栅极电极的一部分和水平晶体管的栅极电极的一部分在相对于基板的竖直方向上位于相同的竖直位置。

公开(公告)号：CN101068015A

公开(公告)日：2007-11-07

申请号：CN200710101067.4

申请日：2007-04-26

Applicant: 三星电子株式会社 ,  因菲尼奥恩技术北美公司

Inventor： 高荣健 ,  具滋钦 ,  宣敏喆 ,  罗伯特·韦泽

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于小功率应用的电可编程集成熔丝。集成熔丝器件具有堆叠结构，该结构具有多晶硅层和形成于多晶硅层上的导电层。集成熔丝具有的结构特征使得能够用低编程电流/电压对熔丝进行可靠且高效的编程，同时实现熔断位置的一致性。例如，形成具有变化厚度的导电层并形成具有变化掺杂分布的多晶硅层来实现编程的可靠性和一致性，以提供容易发生熔断事件的更为精确的局部化区域。

公开(公告)号：CN109560037A

公开(公告)日：2019-04-02

申请号：CN201810710445.7

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 宣敏喆 ,  河大元 ,  黄东勳 ,  白种和 ,  田钟珉 ,  河承模 ,  梁光容 ,  朴栽永 ,  丁英洙

IPC: H01L21/762

Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。

公开(公告)号：CN1649112A

公开(公告)日：2005-08-03

申请号：CN200410099749.2

申请日：2004-11-17

Applicant: 三星电子株式会社

Inventor： 金旼炷 ,  具滋钦 ,  宣敏喆 ,  卢官种

IPC: H01L21/336

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28518

Abstract: 提供了镍－自对准硅化物工艺和利用该工艺的制造半导体器件的方法。镍－自对准硅化物工艺包括制备具有硅区和包含硅的绝缘区的衬底。镍沉积在衬底上，并且在300℃至380℃的第一温度下退火镍以在硅区上选择性地形成单镍单硅化物层，并且在绝缘区上仅剩下未反应的镍层。选择性地除去未反应的镍层以暴露绝缘区，并同时在硅区上仅剩下单镍单硅化物层。随后，在比第一温度高的第二温度下对单镍单硅化物层进行退火，从而在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

公开(公告)号：CN109560037B

公开(公告)日：2025-01-07

申请号：CN201810710445.7

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 宣敏喆 ,  河大元 ,  黄东勳 ,  白种和 ,  田钟珉 ,  河承模 ,  梁光容 ,  朴栽永 ,  丁英洙

IPC: H01L21/762

Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。

公开(公告)号：CN1577768A

公开(公告)日：2005-02-09

申请号：CN200310120207.4

申请日：2003-12-09

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  宣敏喆 ,  卢官钟 ,  金旼炷

IPC: H01L21/3205 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28061 ,  H01L21/28518 ,  H01L29/4941 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供了形成硅化镍层以及半导体器件的方法，该半导体器件包括硅化镍层，其提供了对于450℃以上的温度下的后续工艺的提高的稳定性。具体地，硅化镍层由具有小部分合金金属(如钽)的镍合金形成，并表现出降低的结块性和受阻的NiSi与NiSi2之间的相变，从而抑制了表面电阻的增大并改善了利用精细图形的效用。如所形成的那样，硅化镍层包括主要由硅和镍构成的下层、以及包含合金金属主要部分的薄的上层。

公开(公告)号：CN1471144A

公开(公告)日：2004-01-28

申请号：CN03148470.0

申请日：2003-06-30

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  宣敏喆 ,  尹宣弼

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/31612 ,  H01L27/115

Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤：通过提供一氮源气体，可在反应室内建立并保持氮气气氛；然后，可向反应室提供一硅源气体和一氧源气体，以在半导体衬底上沉积一氧化硅层，该半导体衬底可包括一导电材料层；然后，通过进行通常的CVD工艺，可在该氧化硅层上形成一氮化硅层；接着，该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异，因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果，可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。

公开(公告)号：CN107731895B

公开(公告)日：2021-02-09

申请号：CN201710940681.3

申请日：2013-10-10

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 宣敏喆 ,  朴炳国

IPC: H01L29/06 ,  H01L27/088 ,  H01L27/12 ,  H01L29/423 ,  H01L29/772 ,  H01L29/78 ,  H01L29/786 ,  H01L21/02 ,  H01L21/3065 ,  H01L21/8234

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。

公开(公告)号：CN103730502B

公开(公告)日：2018-02-27

申请号：CN201310470307.3

申请日：2013-10-10

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 宣敏喆 ,  朴炳国

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L21/823412 ,  B82Y99/00 ,  H01L21/02532 ,  H01L21/02647 ,  H01L21/3065 ,  H01L27/088 ,  H01L27/1222 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/772 ,  H01L29/7843 ,  H01L29/78651 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/938

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。