公开(公告)号：CN1459683A

公开(公告)日：2003-12-03

申请号：CN03142310.8

申请日：2003-05-24

Applicant: 三星电子株式会社

Inventor： 张星珍

IPC: G06F1/04

CPC classification number: G06F1/04 ,  H03K3/03

Abstract: 一种产生内部时钟信号的电路和方法，包括：第一延迟装置，将外部时钟信号延迟第一延迟时间；分频器，将第一延迟装置的输出信号分频；第一信号产生装置，通过将分频器的输出信号延迟第二延迟时间、将分频器的输出信号与延迟第二延迟时间的信号结合，产生与失真监视器时间脉冲宽度相等的第一信号；第二信号产生装置，在第一延迟装置的输出信号下降或上升沿产生与第三延迟时间脉冲宽度相等的第二信号；时间/数字信号变换器，响应于第一信号将与第一信号脉冲宽度相等的失真监视器时间变换为第一和第二数字信号；数字信号/时间变换器，通过响应于第二信号输入第一和第二数字信号再现失真监视器时间，产生延迟了第四延迟时间的内部时钟信号。

公开(公告)号：CN1452242A

公开(公告)日：2003-10-29

申请号：CN03108182.7

申请日：2003-03-31

Applicant: 三星电子株式会社

Inventor： 宋镐永 ,  张星珍

IPC: H01L23/50 ,  H01L23/52 ,  H01L27/00

CPC classification number: H04L25/0278 ,  H03K19/018592

Abstract: 本发明提供了一种半导体集成电路中的芯片端接装置及其控制方法。芯片端接装置可安装在半导体集成电路中，所述集成电路包括：借助焊点向外部输出数据的输出驱动器，以及借助焊点从外部接收数据的数据输入电路。芯片端接装置包括：芯片端接器件，它至少包括一个与焊点电连接的端接电阻器；以及端接器件控制电路，用以响应能启用或禁用数据输出电路的输出起动信号来接通或断开芯片端接器件，其中端接器件控制电路是在数据输出电路起动的情况下断开芯片端接器件。由此，芯片端接装置由输出起动信号来控制，这就减少了时间损失，并能使系统高速工作。

公开(公告)号：CN1577608B

公开(公告)日：2012-05-09

申请号：CN200410062945.2

申请日：2004-07-05

Applicant: 三星电子株式会社

Inventor： 张星珍

IPC: G11C7/10

CPC classification number: G11C7/1006 ,  G11C7/1051 ,  G11C7/1063 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/1096

Abstract: 本发明公开了一种存储系统和一种从存储装置读出数据以及将数据写入存储装置的方法，在无需给封装的装置添加另外的针或球的情况下，提供逐字节写数据反向。因此，能够改进装置的高频性能。

公开(公告)号：CN102354519A

公开(公告)日：2012-02-15

申请号：CN201110219876.1

申请日：2011-05-25

Applicant: 三星电子株式会社

Inventor： 姜郁成 ,  张东铉 ,  张星珍 ,  李勋 ,  金镇护 ,  金南锡 ,  文炳植 ,  李于东

IPC: G11C5/00 ,  H01L23/495

CPC classification number: H01L23/481 ,  G11C5/06 ,  G11C8/18 ,  H01L22/32 ,  H01L24/05 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/17051 ,  H01L2224/17515 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01055 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 一种三维(3D)半导体器件包括芯片的层叠，该芯片包括一个主芯片与一个或多个从芯片。从芯片的I/O连接部不需连接到母板上的通路，仅主芯片的电极焊盘可连接到所述通路。仅该主芯片可提供负载到所述通路。硅贯通孔(TSV)界面可配置在半导体器件的数据输入路径、数据输出路径、地址/命令路径、以及时钟路径上，其中在该半导体器件中相同类型的半导体芯片相层叠。

公开(公告)号：CN101105695B

公开(公告)日：2011-02-09

申请号：CN200710129252.4

申请日：2007-05-10

Applicant: 三星电子株式会社

Inventor： 裴升浚 ,  朴光一 ,  张星珍

IPC: G05F1/46

CPC classification number: H03K19/017545

Abstract: 一种系统，包括多个传输线、输出相应的信号至多个传输线的每个的发射器、通过相应的传输线接收多个信号中的每个的接收器，该接收器包括：连接至传输线的连接路径；沿连接路径分布的多个终端电路；每个终端电路从连接路径接收唯一终端电压、接收相应的信号以及输出终端输入信号；包括连接至公共电压的多个参考电压发生器单元的参考电压发生器，每个参考电压发生器唯一地接收至少一个唯一终端电压和输出参考电压；以及接收相应的信号和从参考电压发生器输出的多个参考电压的适当参考电压的多个数据输入缓冲器。

公开(公告)号：CN100592422C

公开(公告)日：2010-02-24

申请号：CN200610077358.X

申请日：2006-04-29

Applicant: 三星电子株式会社

Inventor： 朴光一 ,  全永铉 ,  张星珍 ,  宋镐永

IPC: G11C11/4063 ,  G11C11/40

CPC classification number: G11C7/1051 ,  G11C7/1066 ,  G11C7/1072

Abstract: 公开了一种延时信号生成方法和相应的半导体存储器件。该方法包括：接收用于半导体存储器件的时钟信号；接收模式特性信号；提供DQS；并根据模式特性信号调节DQS的前同步状态的持续时间，以增进DQS的选通状态与时钟信号的一致性。

公开(公告)号：CN1783028A

公开(公告)日：2006-06-07

申请号：CN200510113828.9

申请日：2005-10-19

Applicant: 三星电子株式会社

Inventor： 朴光一 ,  张星珍 ,  宋镐永

IPC: G06F12/00 ,  G11C7/00

CPC classification number: G11C7/1051 ,  G11C7/1066 ,  G11C2207/2254

Abstract: 一种输出数据选通信号生成方法和存储器系统，其包括多个半导体存储器设备；和用于控制半导体存储器设备的存储器控制器，其中，存储器控制器向半导体存储器设备提供命令信号和片选信号。一个或多个半导体存储器设备可以响应命令信号和片选信号而检测读命令和伪读命令，并且根据所计算的前同步周期数来生成一个或多个前同步信号。

公开(公告)号：CN1637935A

公开(公告)日：2005-07-13

申请号：CN03105434.X

申请日：2003-02-20

Applicant: 三星电子株式会社

Inventor： 张星珍 ,  郭镇锡

IPC: G11C11/34 ,  G11C11/4063 ,  G11C7/00

CPC classification number: G11C7/1087 ,  G06F13/1689 ,  G11C7/1078 ,  G11C2207/107

Abstract: 披露了一种半导体存储器系统，一种存储器控制电路和一种半导体存储器器件。所述系统包括用于生成彼此同步的数据选通信号和数据加载信号的存储器控制电路。所述存储器电路可以是一SDRAM存储器电路，接收数据选通信号和数据加载信号，并且响应这两个同步的信号写入数据。由于信号同步而消除了因不同信号域造成的时序变化所引入的参数。结果，系统的高频运行状况大大改善。

公开(公告)号：CN1551224A

公开(公告)日：2004-12-01

申请号：CN200410034832.1

申请日：2004-04-15

Applicant: 三星电子株式会社

Inventor： 张星珍

IPC: G11C7/10

CPC classification number: G11C7/10 ,  G11C11/401 ,  G11C11/4093 ,  G11C11/417 ,  H01L21/822 ,  H01L27/04 ,  H03K19/0175 ,  H03K19/20

Abstract: 本发明涉及一个集成电路，其包括：M个第一端子和N个第二端子，这里M和N是正整数，并且这里M＞N＞1。该电路还包括：一个转换器，其分别从该M个第一端子接收M个A基电平输入信号，编码由该M个A基电平输入信号的每一个AM值为由N个K基电平输出信号表示的不同的K基值，A和K是正整数，并且这里K＞A＞1。然后，该转换器分别输出该N个K基电平输出信号到所述N个第二端子。

公开(公告)号：CN102467971B

公开(公告)日：2016-08-03

申请号：CN201110361944.8

申请日：2011-11-15

Applicant: 三星电子株式会社

Inventor： 孙钟弼 ,  张星珍 ,  文炳植 ,  朴周燮

IPC: G11C17/16 ,  G11C17/18 ,  H01L23/525

CPC classification number: H01L27/101 ,  G11C17/14 ,  G11C17/18 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种包括熔丝的半导体器件以及操作其的方法。半导体器件包括熔丝阵列、第一寄存器单元以及第二寄存器单元。熔丝阵列包括多个行和列；第一寄存器单元从熔丝阵列接收至少一行的熔丝数据。至少一行的熔丝数据的熔丝数据通过第一寄存器单元并行接收。第二寄存器单元从第一寄存器单元一次至少一位地接收熔丝数据。