-
公开(公告)号：CN117895921A
公开(公告)日：2024-04-16
申请号：CN202311251047.0
申请日：2023-09-26
Applicant: 三星电子株式会社
Abstract: 一种低功耗触发器包括：主控部分，所述主控部分包括多路选择器和第一与或反相器(AOI)门电路、第二AOI门电路和第一反相器电路，并且被配置为：接收数据输入信号、扫描输入信号、扫描使能信号和反相扫描使能信号，并且输出第二内部信号和第三内部信号；从控部分，所述从控部分包括第三AOI门电路、第四AOI门电路和第二反相器电路，并且被配置为：接收所述第二内部信号和所述第三内部信号以生成输出信号；以及第三反相器电路，所述第三反相器电路被配置为生成所述反相扫描使能信号。包括在所述主控部分和所述从控部分中的所述第一AOI门电路至所述第四AOI门电路接收时钟信号。
-
公开(公告)号：CN107623509B
公开(公告)日：2023-06-20
申请号：CN201710574018.6
申请日：2017-07-14
Applicant: 三星电子株式会社
Abstract: 一种触发器包括输入接口、第一锁存器、第三反相器和第二锁存器。第三反相器和第五反相器包括：形成在第一类型的鳍上的被电力供应电压供应的第一电力触点和第二电力触点之间的第一类型的第一晶体管，以及形成在第二类型的鳍上的被接地电压供应的第一接地触点和第二接地触点之间的第二类型的第二晶体管。
-
公开(公告)号：CN115580268A
公开(公告)日：2023-01-06
申请号：CN202210691210.4
申请日：2022-06-17
Applicant: 三星电子株式会社
Abstract: 一种触发器电路，包括：第一主锁存器电路，其根据具有第一逻辑电平的第一控制信号或具有第二逻辑电平的第二控制信号，将从外部设备接收的输入信号的反相信号发送到第一节点，并且将第一节点的信号的反相信号发送到第二节点；第一从锁存器电路，其根据具有第二逻辑电平的第一控制信号或具有第一逻辑电平的第二控制信号，将第二节点的信号的反相信号发送到第三节点；第一输出反相器，其通过将第三节点的信号反相来生成第一输出信号；以及第一控制信号生成电路，其基于时钟信号和第一节点的信号来生成第一控制信号和第二控制信号。
-
公开(公告)号：CN113539310A
公开(公告)日：2021-10-22
申请号：CN202110404413.6
申请日：2021-04-15
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C7/22 , G11C11/4063
Abstract: 一种主锁存电路，包括：串联连接的第一p型晶体管、第一n型晶体管和第二n型晶体管；连接到第一p型晶体管和第一n型晶体管的第一节点；以及NAND电路，被配置为接收第一节点的信号和时钟信号并输出的NAND运算的结果到第二节点，其中第一p型晶体管的栅极连接至第二节点。
-
公开(公告)号：CN110828450A
公开(公告)日：2020-02-21
申请号：CN201910460009.3
申请日：2019-05-29
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H01L21/8234 , H02M7/00
Abstract: 提供了一种集成电路，包括：沿第一方向在第一行中延伸的至少一个有源区；沿第一方向在第二行中延伸的至少一个有源区；以及多高度单元，包括第一行中的至少一个有源区、第二行中的至少一个有源区、沿与第一水平方向相交的第二方向上延伸的至少一条栅极线，其中，第一行中的至少一个有源区和第二行中的至少一个有源区中的每个有源区被扩散切断终止。
-
Patent Agency Ranking
公开(公告)号：CN118381499A
公开(公告)日：2024-07-23
申请号：CN202311368292.X
申请日：2023-10-20
Applicant: 三星电子株式会社
IPC: H03K19/20 , H03K19/096
Abstract: 提供一种时钟门控单元。时钟门控单元包括：反相器电路，被配置为通过使时钟信号反相来生成反相时钟信号；第一控制电路，被配置为接收反相时钟信号、使能信号和扫描使能信号，并在第一节点处输出第一内部信号；第二控制电路，被配置为接收第一内部信号、时钟信号、使能信号和扫描使能信号，并在第二节点处输出第二内部信号；以及输出驱动器，被配置为接收第二内部信号，并且将输出时钟信号输出到输出节点并将第三内部信号输出到第三节点。第一控制电路和第二控制电路被配置为在第三节点处接收第三内部信号。
-
公开(公告)号：CN117895941A
公开(公告)日：2024-04-16
申请号：CN202311255611.6
申请日：2023-09-26
Applicant: 三星电子株式会社
Abstract: 一种集成电路，包括一系列行中的多个单元，其中，多个单元中的第一单元包括：多个逻辑电路，多个逻辑电路中的每个逻辑电路被配置为根据输入比特信号独立地生成输出比特信号；第一输入引脚组，包括共同连接到多个逻辑电路的至少一个输入引脚；第二输入引脚组，包括共同连接到多个逻辑电路中的两个或更多个逻辑电路的至少一个输入引脚；以及第三输入引脚组，包括分别排他性地连接到多个逻辑电路中的至少一个逻辑电路的至少一个输入引脚。
-
-
公开(公告)号：CN114388494A
公开(公告)日：2022-04-22
申请号：CN202111140781.0
申请日：2021-09-28
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/118
Abstract: 提供了一种半导体器件。该半导体器件包括：在第一方向上延伸的多条电源线；第一晶体管，每个第一晶体管形成在第一区域中并具有第一阈值电压；以及第二晶体管，每个第二晶体管形成在第二区域中并具有高于第一阈值电压的第二阈值电压。所述多条电源线中的一条插置在第一区域和第二区域之间，第一晶体管实现多路复用器的第一部分、时钟缓冲器和第一锁存器，该多路复用器的第一部分、时钟缓冲器和第一锁存器设置在数据路径上，第二晶体管实现多路复用器电路的第二部分和第二锁存器，该多路复用器电路的第二部分和第二锁存器设置在反馈路径上，多路复用器电路的第一部分和多路复用器电路的第二部分沿着第一方向设置在公共位置。
-
公开(公告)号：CN113839650A
公开(公告)日：2021-12-24
申请号：CN202110697595.0
申请日：2021-06-23
Applicant: 三星电子株式会社
IPC: H03K3/3565
Abstract: 提供了触发器。该触发器包括主锁存器和从锁存器。主锁存器包括延迟电路，该延迟电路被配置为接收时钟信号并生成第一内部信号，并且被配置为通过基于第一内部信号锁存数据信号来生成内部输出信号。从锁存器被配置为通过锁存内部输出信号来生成最终信号。延迟电路还被配置为当时钟信号具有第一逻辑电平时，通过将时钟信号延迟延迟时间来生成第一内部信号，并且当时钟信号具有第二逻辑电平时，基于数据信号生成第一内部信号。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.029 seconds)
