公开(公告)号：CN116895634A

公开(公告)日：2023-10-17

申请号：CN202310369604.2

申请日：2023-04-07

Applicant: 三星电子株式会社

Inventor： 咸富铉 ,  洪炳鹤 ,  郑明勋 ,  洪元赫 ,  李昇映 ,  徐康一

IPC: H01L23/498 ,  H01L23/538 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/48

Abstract: 提供一种半导体芯片架构及其制造方法，该半导体芯片架构包括：晶片；在晶片的第一侧上的工艺线前端(FEOL)层，该FEOL层包括在晶片的第一侧上的半导体器件、在晶片中的浅沟槽隔离(STI)结构以及在半导体器件和晶片上的层间电介质(ILD)结构；提供在FEOL层上的工艺线中段(MOL)层，该MOL层包括接触和连接到该接触的通路；绝缘层，在晶片的第一侧上并在水平方向上与通路相邻；以及电源轨，从晶片的与第一侧相对的第二侧穿透晶片，其中通路在垂直方向上延伸穿过ILD结构、STI结构和晶片以接触电源轨。

公开(公告)号：CN116093081A

公开(公告)日：2023-05-09

申请号：CN202211324392.8

申请日：2022-10-27

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  黄寅灿 ,  尹承灿 ,  朴孝恩 ,  徐康一

IPC: H01L23/64 ,  H10N97/00

Abstract: 提供了集成电路器件的电阻器结构及其形成方法。电阻器结构可以包括：基板；上半导体层，可在垂直方向上与基板间隔开；下半导体层，可在基板和上半导体层之间；以及第一电阻器接触和第二电阻器接触，可在水平方向上彼此间隔开。上半导体层、下半导体层和基板的一部分中的至少一个可以接触第一电阻器接触和第二电阻器接触。

公开(公告)号：CN116053137A

公开(公告)日：2023-05-02

申请号：CN202211337321.1

申请日：2022-10-28

Applicant: 三星电子株式会社

Inventor： 曹健浩 ,  金基一 ,  洪炳鹤

IPC: H01L21/336 ,  H01L29/06 ,  H01L21/8234 ,  B82Y40/00

Abstract: 提供了形成多个晶体管堆叠的方法。一种形成多个晶体管堆叠的方法包括使用在多个半导体鳍的侧壁上的多个间隔物作为蚀刻掩模蚀刻多个纳米片，以提供多个间隔开的纳米片堆叠，每个纳米片堆叠在其上具有半导体鳍中的至少一个。

公开(公告)号：CN114823666A

公开(公告)日：2022-07-29

申请号：CN202111570992.8

申请日：2021-12-21

Applicant: 三星电子株式会社

Inventor： 宋昇炫 ,  洪炳鹤 ,  全辉璨 ,  黃寅灿

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种堆叠半导体器件和制造其的方法，该堆叠半导体器件包括：衬底；第一晶体管，形成在衬底上，并包括被第一栅极结构和第一源极/漏极区围绕的第一有源区；以及第二晶体管，堆叠在第一晶体管上，并包括被第二栅极结构和第二源极/漏极区围绕的第二有源区，其中，关于其间的虚拟平面，第一有源区和第一栅极结构分别与第二有源区和第二栅极结构垂直镜像对称。

公开(公告)号：CN107689347A

公开(公告)日：2018-02-13

申请号：CN201710659511.8

申请日：2017-08-04

Applicant: 三星电子株式会社

Inventor： 河大元 ,  河承锡 ,  洪炳鹤

IPC: H01L21/8234

CPC classification number: H01L29/7851 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L21/823431 ,  H01L21/823468

Abstract: 一种制造半导体器件的方法包括：图案化衬底以形成有源鳍，在衬底上形成交叉有源鳍的牺牲栅极图案，去除牺牲栅极图案以形成暴露有源鳍的间隙区，以及在由间隙区暴露的有源鳍中形成分离区。形成分离区包括在暴露的有源鳍中形成氧化物层、以及以杂质注入到暴露的有源鳍中而形成杂质区。

公开(公告)号：CN107689347B

公开(公告)日：2023-11-07

申请号：CN201710659511.8

申请日：2017-08-04

Applicant: 三星电子株式会社

Inventor： 河大元 ,  河承锡 ,  洪炳鹤

IPC: H01L21/8234

Abstract: 一种制造半导体器件的方法包括：图案化衬底以形成有源鳍，在衬底上形成交叉有源鳍的牺牲栅极图案，去除牺牲栅极图案以形成暴露有源鳍的间隙区，以及在由间隙区暴露的有源鳍中形成分离区。形成分离区包括在暴露的有源鳍中形成氧化物层、以及以杂质注入到暴露的有源鳍中而形成杂质区。

公开(公告)号：CN116666373A

公开(公告)日：2023-08-29

申请号：CN202310154810.1

申请日：2023-02-22

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  孙吉焕 ,  黄寅灿 ,  任廷爀 ,  徐康一 ,  朴世韩 ,  李昇映 ,  咸富铉 ,  李长根 ,  郑明勋 ,  尹承灿

IPC: H01L25/16 ,  H01L23/528 ,  H01L23/485 ,  H01L23/48 ,  H01L21/60

Abstract: 本公开提供了集成电路器件及其形成方法。集成电路器件可以包括晶体管、无源器件、在晶体管和无源器件之间延伸的基板、以及电源轨。无源器件可以与基板间隔开。无源器件和电源轨中的每个可以具有面对基板的第一表面，并且无源器件的第一表面比电源轨的第一表面更靠近基板。

公开(公告)号：CN115347043A

公开(公告)日：2022-11-15

申请号：CN202210522604.7

申请日：2022-05-13

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  宋昇炫 ,  金基一 ,  曹健浩 ,  徐康一

IPC: H01L29/778 ,  H01L21/335 ,  B82Y10/00

Abstract: 本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠，该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管，该上纳米片晶体管在下纳米片晶体管上并具有分别与第一纳米片宽度和下栅极宽度不同的第二纳米片宽度和上栅极宽度。

公开(公告)号：CN115206883A

公开(公告)日：2022-10-18

申请号：CN202210391465.9

申请日：2022-04-14

Applicant: 三星电子株式会社

Inventor： 曹健浩 ,  金基一 ,  洪炳鹤 ,  徐康一

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明构思涉及多堆叠半导体器件及制造其的方法。该多堆叠半导体器件包括：基板；以及在沟道宽度方向上排列在基板上的多个多堆叠晶体管结构，其中多堆叠晶体管结构包括至少一个下晶体管结构和堆叠在下晶体管结构之上的至少一个上晶体管结构，其中下晶体管结构和上晶体管结构包括至少一个沟道层作为电流通道，其中至少两个多堆叠晶体管结构的下晶体管结构具有不同的沟道层宽度。

公开(公告)号：CN114388607A

公开(公告)日：2022-04-22

申请号：CN202110504821.9

申请日：2021-05-10

Applicant: 三星电子株式会社

Inventor： 黄寅灿 ,  全辉璨 ,  洪炳鹤

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L27/088

Abstract: 本公开提供了半导体器件及其制造方法和晶体管结构。一种半导体器件包括：基板；第一晶体管，形成在基板之上并具有第一晶体管堆叠，该第一晶体管堆叠包括多个第一沟道结构、围绕第一沟道结构的第一栅极结构以及在第一晶体管堆叠的在第一沟道长度方向上的两端处的第一源极/漏极区和第二源极/漏极区；以及第二晶体管，在垂直方向上形成在第一晶体管之上并具有第二晶体管堆叠，该第二晶体管堆叠包括多个第二沟道结构、围绕第二沟道结构的第二栅极结构以及在第二晶体管堆叠的在第二沟道长度方向上的两端处的第三源极/漏极区和第四源极/漏极区，其中第三源极/漏极区不与第一源极/漏极区或第二源极/漏极区垂直地重叠，并且第四源极/漏极区不与第一源极/漏极区或第二源极/漏极区垂直地重叠。