-
公开(公告)号：CN108092647B
公开(公告)日：2023-05-26
申请号：CN201711176832.9
申请日：2017-11-22
Applicant: 三星电子株式会社
IPC: H03K3/012 , H03K3/021 , H03K19/003
Abstract: 一种触发器包括：第一节点充电电路，被配置成以通过将输入数据反相产生的反相输入数据对第一节点进行充电；第二节点充电电路，被配置成以输入数据对第二节点进行充电；以及第一NMOS晶体管至第八NMOS晶体管。所述触发器被配置成在时钟信号的上升沿锁存所述输入数据，并输出经锁存的输入数据作为输出数据。所述触发器包括被配置成以通过将所述经锁存的输入数据反相产生的反相输入数据对第六节点进行充电。
-
公开(公告)号：CN114816324A
公开(公告)日：2022-07-29
申请号：CN202210031797.6
申请日：2022-01-12
Applicant: 三星电子株式会社
Abstract: 一种加法器集成电路包括：第一逻辑门组，所述第一逻辑门组基于第一输入信号和第二输入信号输出第一内部信号和第二内部信号；第二逻辑门组，所述第二逻辑门组基于所述第二内部信号和第三输入信号输出和信号；以及第三逻辑门组，所述第三逻辑门组基于所述第一内部信号、所述第二内部信号和所述第三输入信号输出进位信号。
-
公开(公告)号：CN106487373B
公开(公告)日：2021-09-28
申请号：CN201610797754.3
申请日：2016-08-31
Applicant: 三星电子株式会社
IPC: H03K19/0175 , H03K19/20
Abstract: 一种半导体电路包括第一电路和第二电路。第一电路被配置为基于输入数据的电压电平、在第一节点处的电压电平的反相值、时钟信号的电压电平以及在第二节点处的电压电平来生成在第一节点处的电压电平；并且第二电路被配置为基于输入数据的电压电平、在第二节点处的电压电平的反相值、时钟信号的电压电平以及在第一节点处的电压电平的反相值来生成的在第二节点处的电压电平。当时钟信号处于第一电平时，第一节点和第二节点具有不同的逻辑电平。当时钟信号处于第二电平时，第一节点和第二节点具有相同的逻辑电平。
-
公开(公告)号：CN108023575A
公开(公告)日：2018-05-11
申请号：CN201710515662.6
申请日：2017-06-29
Applicant: 三星电子株式会社
IPC: H03K3/037
CPC classification number: H03K3/012 , H03K3/356104 , H03K3/356121 , H03K3/35625 , H03K19/21 , H03K3/0375 , H03K3/037
Abstract: 一种触发器，使用在所述触发器内部生成的信号生成第一反馈信号。所述触发器包含第一级电路、第二级电路和第三级电路。所述第一级电路接收第一数据信号和时钟信号并且通过第一节点生成第一内部信号。所述第二级电路接收所述第一内部信号、所述时钟信号和所述第一反馈信号，并且通过第二节点生成第二内部信号。所述第三级电路在时钟信号处于第一电平时使用第二内部信号和时钟信号通过锁存第二内部信号而生成第二数据信号。所述第二级电路在时钟信号处于第二电平时基于第一反馈信号切断第二节点与电源之间的至少一个第一电流路径。所述触发器能够在根据时钟信号锁存输入数据信号时减少功率消耗。
-
公开(公告)号：CN106505994A
公开(公告)日：2017-03-15
申请号：CN201610809106.5
申请日：2016-09-07
Applicant: 三星电子株式会社
IPC: H03K19/0944
Abstract: 公开一种时序电路及其操作方法。在时序电路中，第一级被配置为响应于时钟对第一节点的电压进行充电，并且响应于时钟、第二节点的电压和数据对第一节点的电压进行放电；第二级被配置为响应于时钟对第二节点的电压进行充电，并且响应于时钟和逻辑信号对第二节点的电压进行放电；组合逻辑被配置为基于第一节点的电压、第二节点的电压和数据来生成逻辑信号；以及锁存电路被配置为响应于时钟来锁存第二节点的电压。
-
Patent Agency Ranking
公开(公告)号：CN115225063A
公开(公告)日：2022-10-21
申请号：CN202210406365.9
申请日：2022-04-18
Applicant: 三星电子株式会社
Abstract: 一种触发器包括：预充电电路，其被配置为通过将电源电压节点和第一节点桥接为第一节点充电，预充电电路根据时钟信号的电压电平为第一节点充电，预充电电路基于串联排列的至少两个PMOS晶体管为第一节点充电；放电电路，其被配置为通过将第一节点和地节点桥接将第一节点放电，根据输入信号和时钟信号将第一节点放电；以及第二节点，其被配置为根据第一节点的电压电平充电或放电。
-
公开(公告)号：CN114866072A
公开(公告)日：2022-08-05
申请号：CN202210089158.5
申请日：2022-01-25
Applicant: 三星电子株式会社
Inventor： 黄铉澈
IPC: H03K3/012 , H03K3/3562
Abstract: 本公开提供了一种低功率触发器，其包括第一信号生成电路至第四信号生成电路和反相器。第一信号生成电路接收时钟信号、数据输入信号和作为第四信号生成电路的输出的第一内部信号，并且生成第二内部信号。反相器接收第一内部信号并且生成反相的第一内部信号。第二信号生成电路接收第一内部信号和作为第三信号生成电路的输出的输出信号，并且生成反相输出信号。第三信号生成电路接收时钟信号和反相输出信号，并且生成输出信号。第四信号生成电路接收反相的第一内部信号、第二内部信号和时钟信号，并且生成第一内部信号。
-
公开(公告)号：CN114546097A
公开(公告)日：2022-05-27
申请号：CN202111366161.9
申请日：2021-11-18
Applicant: 三星电子株式会社
IPC: G06F1/3237 , H03K19/094
Abstract: 本申请涉及时钟门控单元、集成电路以及锁存器电路。一种时钟门控单元，包括：第一电路，被配置为接收使能信号和反相的输出时钟信号，并通过第一节点生成第一信号；第二电路，被配置为接收第一信号并生成反相的第一信号；第三电路，被配置为接收第一信号、反相的第一信号和输入时钟信号，通过第一节点连接到第一电路来生成第一信号，并且通过第二节点来生成反相的输出时钟信号；以及第四电路，被配置为接收第一信号，通过第二节点连接到第三电路来生成反相的输出时钟信号，并且生成输出时钟信号，其中第三电路包括接收输入时钟信号的晶体管对。
-
公开(公告)号：CN114448393A
公开(公告)日：2022-05-06
申请号：CN202111219618.3
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H03K3/356
Abstract: 本公开涉及执行逻辑运算的电路和包括该电路的触发器。在本公开中，一种集成电路包括第一电路、第二电路和反相器。第一电路接收第一输入信号、反转的时钟信号、第一输出节点的第一逻辑电平和第二输出节点的逻辑电平，以确定第一输出节点的第二逻辑电平。第二电路接收第一输入信号、时钟信号、第一逻辑电平和第二逻辑电平，以确定第二输出节点的逻辑电平。反相器接收第二输入信号以将反转的第二输入信号输出到第一电路或第二电路。当时钟信号的逻辑电平是第一逻辑电平时，第一输出节点的逻辑电平或第二输出节点的逻辑电平被输出为输出信号。
-
公开(公告)号：CN106257833B
公开(公告)日：2020-04-07
申请号：CN201610455453.2
申请日：2016-06-22
Applicant: 三星电子株式会社
IPC: H03K5/135
Abstract: 提供一种高速工作的时钟门控电路。提供一种时钟门控电路包括：第一预充电单元，基于时钟信号对第一节点充电；第二预充电单元，基于时钟信号对第二节点充电；第一放电单元，基于时钟信号使第一节点放电；第二放电单元，基于时钟信号使第二节点放电；第一交叉耦合保持单元，根据第二节点的电压电平将第一节点保持在充电状态；第二交叉耦合保持单元，根据第一节点的电压电平将第二节点保持在充电状态；控制单元，基于时钟使能信号控制第一放电单元和第二放电单元以使第一节点或第二节点放电。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.032 seconds)
