-
公开(公告)号：CN117596880A
公开(公告)日：2024-02-23
申请号：CN202310760671.7
申请日：2023-06-26
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器装置和存储器封装件。所述非易失性存储器装置包括第一半导体层和第二半导体层。第一半导体层包括沿着第一方向延伸的字线、沿着第二方向延伸的位线、以及连接到字线和位线的存储器单元阵列。第二半导体层沿着第三方向位于第一半导体层下方，并且包括基底和基底上的地址解码器。地址解码器控制存储器单元阵列，并且包括连接到字线的传输晶体管和控制传输晶体管的驱动器。在第二半导体层中，驱动器沿着第一方向和第二方向通过第一布图图案布置，传输晶体管沿着第一方向和第二方向通过第二布图图案布置。第一布图图案与第二布图图案不同，并且第一布图图案独立于第二布图图案。
-
公开(公告)号：CN112347729A
公开(公告)日：2021-02-09
申请号：CN202010771071.7
申请日：2020-08-04
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/394
Abstract: 本公开提供了半动态触发器以及设计集成电路的方法。一种半动态触发器包括：半导体基板、第一电源轨至第四电源轨以及至少一条时钟栅极线。第一电源轨至第四电源轨设置在半导体基板上，在第一方向上延伸，并在基本上垂直于第一方向的第二方向上顺序地布置。所述至少一条时钟栅极线设置在半导体基板上，并在第二方向上延伸以穿过第一电源轨与第二电源轨之间的第一区域、第二电源轨与第三电源轨之间的第二区域以及第三电源轨与第四电源轨之间的第三区域当中的至少两个区域。所述至少一条时钟栅极线接收输入时钟信号。
-
公开(公告)号：CN108023575A
公开(公告)日：2018-05-11
申请号：CN201710515662.6
申请日：2017-06-29
Applicant: 三星电子株式会社
IPC: H03K3/037
CPC classification number: H03K3/012 , H03K3/356104 , H03K3/356121 , H03K3/35625 , H03K19/21 , H03K3/0375 , H03K3/037
Abstract: 一种触发器，使用在所述触发器内部生成的信号生成第一反馈信号。所述触发器包含第一级电路、第二级电路和第三级电路。所述第一级电路接收第一数据信号和时钟信号并且通过第一节点生成第一内部信号。所述第二级电路接收所述第一内部信号、所述时钟信号和所述第一反馈信号，并且通过第二节点生成第二内部信号。所述第三级电路在时钟信号处于第一电平时使用第二内部信号和时钟信号通过锁存第二内部信号而生成第二数据信号。所述第二级电路在时钟信号处于第二电平时基于第一反馈信号切断第二节点与电源之间的至少一个第一电流路径。所述触发器能够在根据时钟信号锁存输入数据信号时减少功率消耗。
-
公开(公告)号：CN112583398A
公开(公告)日：2021-03-30
申请号：CN202010964224.X
申请日：2020-09-14
Applicant: 三星电子株式会社
Inventor： 金雅凛
IPC: H03K19/00 , H03K19/017 , H03K19/20
Abstract: 时钟门控单元包括输入逻辑/锁存电路、保持器逻辑/信号生成电路和输出驱动器。输入逻辑/锁存电路基于第一输入启用信号和第二输入启用信号来生成内部启用信号，并且基于内部启用信号和输入时钟信号来生成向第一节点提供的第一内部信号。保持器逻辑/信号生成电路连接在第一节点与第二节点之间，包括反馈第一内部信号的反馈路径，基于第一内部信号和输入时钟信号生成向第二节点提供的第二内部信号，并且包括使第二节点放电的第一路径和第二路径。第一路径和第二路径不同。第二路径连接到反馈路径。输出驱动器基于第二内部信号生成输出时钟信号。
-
公开(公告)号：CN107404305A
公开(公告)日：2017-11-28
申请号：CN201710294806.X
申请日：2017-04-28
Applicant: 三星电子株式会社
Abstract: 一种半导体电路包括第一电路、第二电路、第三电路和第四电路。第一电路基于时钟信号的电压电平、使能信号的电压电平或扫描使能信号的电压电平来确定第一节点的值。第二电路基于第一节点和时钟信号的电压电平确定第二节点的值。第三电路基于第二节点的电压电平确定第三节点的值。第四电路基于第二节点和时钟信号的电压电平确定第四节点的值。第三电路包括第一晶体管和第二晶体管，其彼此串联连接并且被选通到第二节点的电压电平以确定第三节点的值。第四电路包括第三晶体管，其被选通到时钟信号的电压电平以电连接第三节点和第四节点。
-
Patent Agency Ranking
公开(公告)号：CN108023575B
公开(公告)日：2023-05-23
申请号：CN201710515662.6
申请日：2017-06-29
Applicant: 三星电子株式会社
IPC: H03K3/037
Abstract: 一种触发器，使用在所述触发器内部生成的信号生成第一反馈信号。所述触发器包含第一级电路、第二级电路和第三级电路。所述第一级电路接收第一数据信号和时钟信号并且通过第一节点生成第一内部信号。所述第二级电路接收所述第一内部信号、所述时钟信号和所述第一反馈信号，并且通过第二节点生成第二内部信号。所述第三级电路在时钟信号处于第一电平时使用第二内部信号和时钟信号通过锁存第二内部信号而生成第二数据信号。所述第二级电路在时钟信号处于第二电平时基于第一反馈信号切断第二节点与电源之间的至少一个第一电流路径。所述触发器能够在根据时钟信号锁存输入数据信号时减少功率消耗。
-
公开(公告)号：CN115395925A
公开(公告)日：2022-11-25
申请号：CN202210372489.X
申请日：2022-04-11
Applicant: 三星电子株式会社
IPC: H03K3/356
Abstract: 公开了包括触发器的集成电路和用于设计集成电路的计算系统。所述集成电路包括被配置为与时钟信号同步地操作的触发器。触发器包括：复用器，被配置基于扫描使能信号将扫描输入信号的反相信号输出到第一节点，或者复用器被配置为基于复位输入信号将数据输入信号的反相信号或具有第一电平的信号输出到第一节点；主锁存器，被配置为锁存通过第一节点输出的信号并输出锁存的信号；以及从锁存器，被配置为锁存主锁存器的输出信号并输出锁存的主锁存器的输出信号。
-
公开(公告)号：CN112786581A
公开(公告)日：2021-05-11
申请号：CN202010840467.2
申请日：2020-08-19
Applicant: 三星电子株式会社
IPC: H01L27/02 , G06F30/392
Abstract: 本公开涉及一种混合标准单元，该混合标准单元包括半导体衬底、第一电力轨、第二电力轨、高速晶体管区域和低功率晶体管区域。第一电力轨和第二电力轨形成在半导体衬底上方，在第一方向上延伸，并且在垂直于第一方向的第二方向上顺序地布置。高速晶体管区域和低功率晶体管区域在第一方向上彼此相邻，并且布置在第一电力轨和第二电力轨之间的行区域中。形成在高速晶体管区域中的高速晶体管的操作速度高于形成在低功率晶体管区域中的低功率晶体管的操作速度，并且低功率晶体管的功耗低于高速晶体管的功耗。
-
公开(公告)号：CN107404305B
公开(公告)日：2021-03-12
申请号：CN201710294806.X
申请日：2017-04-28
Applicant: 三星电子株式会社
Abstract: 一种半导体电路包括第一电路、第二电路、第三电路和第四电路。第一电路基于时钟信号的电压电平、使能信号的电压电平或扫描使能信号的电压电平来确定第一节点的值。第二电路基于第一节点和时钟信号的电压电平确定第二节点的值。第三电路基于第二节点的电压电平确定第三节点的值。第四电路基于第二节点和时钟信号的电压电平确定第四节点的值。第三电路包括第一晶体管和第二晶体管，其彼此串联连接并且被选通到第二节点的电压电平以确定第三节点的值。第四电路包括第三晶体管，其被选通到时钟信号的电压电平以电连接第三节点和第四节点。
-
公开(公告)号：CN115208358A
公开(公告)日：2022-10-18
申请号：CN202210343268.X
申请日：2022-03-31
Applicant: 三星电子株式会社
IPC: H03K3/037 , H03K19/094 , G06F30/392 , G06F30/394
Abstract: 提供了触发器及包括其的集成电路的设计方法。所述触发器包括第一行中的第一主锁存器、第二行中的第二主锁存器、所述第一行中的第一从锁存器和所述第二行中的第二从锁存器。所述第一主锁存器和所述第二主锁存器在第二方向上相邻设置，并且所述第一从锁存器和所述第二从锁存器在所述第二方向上相邻设置。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.023 seconds)
