包括标准单元的集成电路以及制造其的方法和计算系统

    公开(公告)号:CN110390122B

    公开(公告)日:2024-08-06

    申请号:CN201910318808.7

    申请日:2019-04-19

    Abstract: 提供了一种包括标准单元的集成电路、用于设计和制造该集成电路的方法和计算系统。用于制造该集成电路的方法涉及于基于标准单元库对要制造的集成电路的标准单元进行布局以及对已布局的标准单元进行布线。可以基于用于布线的第二线路的位置调整已布局的标准单元之中的已布局的单元的第一线路的位置。第一线路从至少一个标准单元提供,第一线路与第二线路形成在同一层中并且在第一方向上与第二线路分隔开。产生具有调整的第一线路的位置的集成电路布图。

    包括标准单元的集成电路以及设计和制造其的方法和系统

    公开(公告)号:CN110390122A

    公开(公告)日:2019-10-29

    申请号:CN201910318808.7

    申请日:2019-04-19

    Abstract: 提供了一种包括标准单元的集成电路、用于设计和制造该集成电路的方法和计算系统。计算机实现方法涉及于基于标准单元库对要制造的集成电路的标准单元进行布局以及对已布局的标准单元进行布线。可以基于用于布线的第二线路的位置调整已布局的标准单元之中的已布局的单元的第一线路的位置。第一线路从至少一个标准单元提供,第一线路与第二线路形成在同一层中并且在第一方向上与第二线路分隔开。产生具有调整的第一线路的位置的集成电路布图。

    触发器
    3.
    发明公开

    公开(公告)号:CN108092647A

    公开(公告)日:2018-05-29

    申请号:CN201711176832.9

    申请日:2017-11-22

    Abstract: 一种触发器包括:第一节点充电电路,被配置成以通过将输入数据反相产生的反相输入数据对第一节点进行充电;第二节点充电电路,被配置成以输入数据对第二节点进行充电;以及第一NMOS晶体管至第八NMOS晶体管。所述触发器被配置成在时钟信号的上升沿锁存所述输入数据,并输出经锁存的输入数据作为输出数据。所述触发器包括被配置成以通过将所述经锁存的输入数据反相产生的反相输入数据对第六节点进行充电。

    半导体装置
    4.
    发明公开

    公开(公告)号:CN105977252A

    公开(公告)日:2016-09-28

    申请号:CN201610112520.0

    申请日:2016-02-29

    Abstract: 提供了半导体装置,所述半导体装置包括:基底;第一晶体管,由第一输入信号的反向的电压电平门控以上拉第一节点;第二晶体管,由第二输入信号的电压电平门控以下拉第一节点;第三晶体管,由第二输入信号的反向的电压电平门控以上拉第一节点;第四晶体管,由第一输入信号的电压电平门控以下拉第一节点;第五晶体管,由第二输入信号的电压电平门控以下拉第二节点;第六晶体管,由第一输入信号的反向的电压电平门控以上拉第二节点;第七晶体管,由第一输入信号的电压电平门控以下拉第二节点;以及第八晶体管,由第二输入信号的反向的电压电平门控以上拉第二节点。

    多位触发器
    5.
    发明公开
    多位触发器 审中-实审

    公开(公告)号:CN118826700A

    公开(公告)日:2024-10-22

    申请号:CN202410805170.0

    申请日:2017-04-07

    Abstract: 一种多位触发器包括:单个扫描输入引脚,接收扫描输入信号;多个数据输入引脚,接收第一数据输入信号和第二数据输入信号;第一扫描触发器,响应于扫描使能信号选择扫描输入信号和第一数据输入信号中的一个作为第一选择信号,并且锁存第一选择信号以提供第一输出信号;第二扫描触发器,响应于扫描使能信号选择与第一输出信号相对应的内部信号和第二数据输入信号中的一个作为第二选择信号,并且锁存第二选择信号以提供第二输出信号;以及多个输出引脚,输出第一输出信号和第二输出信号,其中,第一扫描触发器和第二扫描触发器的扫描路径连接到彼此。

    含不对称结束单元的集成电路和含该集成电路的系统芯片

    公开(公告)号:CN109473425B

    公开(公告)日:2024-05-10

    申请号:CN201810473724.6

    申请日:2018-05-17

    Abstract: 可提供一种集成电路和系统芯片,该集成电路包括:在第一方向上排列的第一宏块和第二宏块;以及第一宏块和第二宏块之间的多个单元。所述多个单元包括:至少一个第一结束单元,其邻近于第一宏块,并且在第一方向上具有第一宽度;至少一个第二结束单元,其邻近于第二宏块,并且在第一方向上具有与第一宽度不同的第二宽度;以及所述至少一个第一结束单元与所述至少一个第二结束单元之间的至少一个标准单元。

    多位触发器
    7.
    发明公开
    多位触发器 审中-实审

    公开(公告)号:CN107395161A

    公开(公告)日:2017-11-24

    申请号:CN201710223769.3

    申请日:2017-04-07

    CPC classification number: H03K3/037

    Abstract: 一种多位触发器包括:单个扫描输入引脚,接收扫描输入信号;多个数据输入引脚,接收第一数据输入信号和第二数据输入信号;第一扫描触发器,响应于扫描使能信号选择扫描输入信号和第一数据输入信号中的一个作为第一选择信号,并且锁存第一选择信号以提供第一输出信号;第二扫描触发器,响应于扫描使能信号选择与第一输出信号相对应的内部信号和第二数据输入信号中的一个作为第二选择信号,并且锁存第二选择信号以提供第二输出信号;以及多个输出引脚,输出第一输出信号和第二输出信号,其中,第一扫描触发器和第二扫描触发器的扫描路径连接到彼此。

    半导体装置、设计其版图的方法以及其制造方法

    公开(公告)号:CN110034107B

    公开(公告)日:2024-05-10

    申请号:CN201811223295.3

    申请日:2018-10-19

    Abstract: 提供了一种半导体装置、设计其版图的方法以及其制造方法。半导体装置包括:第一硬宏;第二硬宏,在第一方向上与所述第一硬宏间隔第一距离;头单元,设置在所述第一硬宏和所述第二硬宏之间的标准单元区域中,所述头单元被配置为对提供给所述第一硬宏和所述第二硬宏中的一个的电源电压执行电源门控;多个第一末端单元,设置在所述标准单元区域中并与所述第一硬宏相邻;以及多个第二末端单元,设置在所述标准单元区域中并与所述第二硬宏相邻,所述头单元不与所述多个第一末端单元和所述多个第二末端单元交叠。

    半导体集成电路和触发器

    公开(公告)号:CN106533395A

    公开(公告)日:2017-03-22

    申请号:CN201610811492.1

    申请日:2016-09-08

    Abstract: 提供了一种半导体集成电路和一种触发器。所述半导体集成电路包括位于基底上的扫描使能(SE)反相器和时钟(CK)反相器、第一多路复用部以及第二多路复用部。SE反相器和CK反相器在第一方向上对齐。第一多路复用部包括第一布线和第一晶体管,第一布线连接到SE反相器的电源电压部,第一布线和第一晶体管共享接触第一布线的源区。第二多路复用部包括第二布线和第二晶体管,第二布线连接到CK反相器的电源电压部,第二布线和第二晶体管共享接触第二布线的源区。SE反相器和CK反相器在第一方向上彼此对齐。

Patent Agency Ranking