-
公开(公告)号：CN108710587B
公开(公告)日：2021-03-26
申请号：CN201810563425.1
申请日：2018-06-04
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F13/16
Abstract: 本发明公开了一种基于AXI总线的信号处理FPGA通用处理架构系统，包括通用接口，用于外部数据的接收以及FPGA信号处理结果数据的发送；系统控制模块，完成系统控制信息的读取、解析，用于控制FPGA工程内信号处理算法的运行；算法链集合模块，完成待处理数据和控制命令的读取，完成信号处理的工作；交换开关，用于对通用接口、系统控制模块、算法链集合模块内的算法链进行读写DDR和数据交换进行仲裁。本发明采用标准AXI接口和交换开关仲裁机制完成数据的收发和DDR读写的访问，通过灵活的算法链扩展以及算法链内部模块算法的增加和裁剪，满足日益复杂的雷达信号处理要求的同时，解决基于FPGA的大型信号处理工程设计极度复杂的难题。
-
公开(公告)号：CN119766297A
公开(公告)日：2025-04-04
申请号：CN202411962627.5
申请日：2024-12-30
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种波束形成系统中控制信息选取模块，包括：控制信息校验模块，对控制表进行校验，校验通过则认为控制表正常，反之则异常；正确控制信息选取模块，根据控制信息校验模块的控制信息校验结果，选择一组正确控制信息作为基准控制表控制系统工作模式；校验结果汇总模块，收集控制信息校验模块的控制信息校验结果，汇总到BIT信息中，供系统实时查看控制信息校验状态。本发明在阵面正常工作时，接收所有数字组件的控制信息并进行控制信息的校验，根据校验结果选取一组正确的控制信息，并以该组控制信息为基准进行阵面工作模式、控制字提取等工作，可正常检测并剔除异常组件的控制信息，有效提高波束形成系统的工作可靠性。
-
公开(公告)号：CN119199776A
公开(公告)日：2024-12-27
申请号：CN202411369353.9
申请日：2024-09-29
Applicant: 中国电子科技集团公司第十四研究所
IPC: G01S7/40
Abstract: 本发明涉及一种波束形成芯片中的通道状态监测模块，包括：链路状态判断模块：对每个链路的物理状态、协议状态进行判断；数据格式判断模块：对每个通道的数据格式进行判断；内容有效性判断模块：根据配置参数，对通道内容数值进行判断，给出通道数据内容是否与系统控制范围一致有效的实时状态；通道BIT收集模块：将每个通道的BIT信息段收集保存下来；通道原始数据采集模块：对通道原始数据进行采集或抽样采集；状态输出模块：将各信息按约定进行打包输出至波束形成芯片中的波束形成模块。本发明可实时对波束形成芯片中的通道链路、数据格式、内容有效性进行判断监测，实现通道BIT信息实时上报，实现通道原始数据监测和状态实时监测。
-
公开(公告)号：CN118842681A
公开(公告)日：2024-10-25
申请号：CN202410842682.4
申请日：2024-06-27
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种基于FPGA的串行去跨信道重复的模块，包括：缓存模块,将输入的包络数据进行对应信道号解析，将数据缓存至缓存单元；信道轮循模块，对多信道缓存数据进行顺序轮循，选择相邻信道缓存中均存有数据的信道，对其进行选择输出至去跨信道重复判别比较模块，并根据轮循状态判断模块的结果进行顺次轮循；去跨信道重复比较判别模块，给出某信号是否为跨信道重复的判决结果；轮循状态判断模块，基于判决结果进行丢弃或输出操作，并反馈至信道轮循模块，指导下一次数据选择。本发明还提供一种基于FPGA的串行去跨信道重复的方法。本发明对包络信号及其暂态跨信道重复信号进行信道间轮循处理，降低资源占用，增大单片FPGA处理能力。
-
公开(公告)号：CN118747071A
公开(公告)日：2024-10-08
申请号：CN202410842680.5
申请日：2024-06-27
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种基于核函数预加载的CUDA代码优化设计方法，包括：步骤1，搜索已定义和被调用的kernel核函数；步骤2，定义kernel预加载函数集合；步骤3，声明并调用kernel预加载函数；步骤4，运行CUDA代码并对比优化前后性能。本发明采用将kernel函数预先加载到GPU的方式，为kernel核函数在GPU上预先准备了资源空间，优化了kernel核函数计算的性能，提升了CUDA代码的整体性能，支持英伟达GPU平台、国产GPU平台，以及基于CUDA框架开发的程序代码，主要解决了CUDA代码核函数运行性能不高的问题。
-
Patent Agency Ranking
公开(公告)号：CN117938593A
公开(公告)日：2024-04-26
申请号：CN202311664529.9
申请日：2023-12-06
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 在通信系统中，由于无法保证发射端和接收端本振的一致性，且多普勒效应的存在，如果在接收端不对载波信号进行频偏估计和补偿，将会导致通信质量严重下降，无法建立起有效地通信链路。本发明提出了一种高速高精度载波频偏恢复的方法，通过两级波频偏恢复处理和多路并行处理的方法，满足当前通信系统中对载波频偏恢复高速高精度的要求。
-
公开(公告)号：CN113626376A
公开(公告)日：2021-11-09
申请号：CN202110879594.8
申请日：2021-08-02
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F15/78
Abstract: 本发明涉及一种基于FPGA的软件化实时动态可重构控制方法和系统，包括：1、处理流程1～N对应的重构数据输入，每个处理流程下配置M个动态区；重构数据缓存至DDR中处理流程对应的存储空间或直接进行重构；若直接进行重构，则跳转到3，否则执行2；2、将重构数据缓存至DDR，并对数据执行校验；若校验成功，则置为1，否则置0；3、若选择缓存数据且校验成功标志为1则读出数据，否则选择外部直接输入的数据；4、对重构数据进行跨时钟域转换及格式适配；5、配置ICAP原语参数，调用其完成动态重构。本发明采用ICAP原语进行动态重构，支持重构bit数据缓存后根据应用场景重构，也支持直接执行动态区功能的在线重构。
-
公开(公告)号：CN113434455A
公开(公告)日：2021-09-24
申请号：CN202110692053.4
申请日：2021-06-22
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了一种基于FPGA的光纤接口数据缓存管理方法，根据接口应用需求及FPGA器件资源通过静态及动态参数，灵活配置接口模块工作方式及处理流程，针对不同应用场景无需改动FPGA软件，设置同步等待门限，将多路光纤接收的数据同步对齐，发送至缓存，划分内存地址，各路数据在各自地址空间循环写缓存，采用轮询机制，交换控制多路光纤数据写端口映射到一个或多个DDR控制器接口，将各路光纤数据的缓存信息和节点信息整合，按照光纤次序从内存读取缓存数据，发送至目的节点，设计维护效率高、通用兼容性强。
-
公开(公告)号：CN113328716A
公开(公告)日：2021-08-31
申请号：CN202110596701.6
申请日：2021-05-28
Applicant: 中国电子科技集团公司第十四研究所
IPC: H03H7/12
Abstract: 本发明涉及一种基于FPGA的宽带滤波器模块，包括输入输出端口和子模块，输入输出端口包括：控制参数输入端口、N0个数据输入端口、N0个数据输出端口；子模块包括工作参数配置模块、数据分配模块、滤波器系数分配模块、N0个滤波器组，每个滤波器组包括：N0个延迟器模块、N0个子滤波器和并行相加模块。本发明还公开了一种宽带滤波器模块的实现方法。本发明的滤波器结构简单，具备通用型，可参数化配置实现满足不同的需求。在实际应用中可根据需要的滤波器带宽进行配置，从而实现任意带宽的滤波器，解决了传统的基于FPGA的滤波器性能无法高于FPGA运行时钟的问题，满足了雷达宽带滤波要求。
-
公开(公告)号：CN119400230A
公开(公告)日：2025-02-07
申请号：CN202411343611.6
申请日：2024-09-25
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明提出了一种SRAM型FPGA在线故障注入测试系统及测试方法，采用代码突变技术对被注入信号插入单比特故障注入控制信号，实时控制被注入信号是否发生单比特翻转，被测模块分时运行产生黄金结果数据和注入测试结果数据。可适应较大规模FPGA设计的在线故障注入测试。通过串口从上位机在线加载测试场景源数据，可适应大批量测试场景的在线故障注入测试。源数据、黄金结果和注入测试结果数据缓存在FPGA外部的大容量存储器DDR中，并在FPGA内部配备以控制模块、驱动模块和存写模块，可适应大数据量的在线故障注入测试。可实现适应较大规模FPGA设计、大数据量、大批量测试场景的在线故障注入测试。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.055 seconds)
