公开(公告)号：CN105706221B

公开(公告)日：2019-03-15

申请号：CN201480061004.9

申请日：2014-09-18

Applicant: 住友电气工业株式会社 ,  瑞萨电子株式会社

Inventor： 久保田良辅 ,  山田俊介 ,  堀井拓 ,  增田健良 ,  滨岛大辅 ,  田中聪 ,  木村真二 ,  小林正幸

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/66 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: 一种碳化硅半导体器件包括碳化硅衬底(10)、栅极绝缘膜(15)和栅电极(27)。碳化硅衬底(10)具有第一主表面(10a)和与所述第一主表面(10a)相反的第二主表面(10b)。所述栅极绝缘膜(15)被设置成接触所述碳化硅衬底(10)的所述第一主表面(10a)。所述栅电极(27)设置在所述栅极绝缘膜(15)上，使得所述栅极绝缘膜(15)位于所述栅电极(27)和所述碳化硅衬底(10)之间。在175℃的温度下向栅电极(27)施加‑5V的栅电压达100小时的第一应力测试中，第一阈值电压和第二阈值电压之差的绝对值不大于0.5V，所述第一应力测试之前的阈值电压被定义为所述第一阈值电压并且所述第一应力测试之后的阈值电压被定义为所述第二阈值电压。因此，提供了阈值电压的波动可减弱的碳化硅半导体器件及其制造方法。

公开(公告)号：CN105164322A

公开(公告)日：2015-12-16

申请号：CN201480024728.6

申请日：2014-04-03

Applicant: 住友电气工业株式会社

Inventor： 田中聪 ,  山田俊介 ,  堀井拓 ,  松岛彰 ,  久保田良辅 ,  冲田恭子 ,  西浦隆幸

IPC: C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/161 ,  H01L29/78

CPC classification number: H01L21/02529 ,  C30B25/18 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02378 ,  H01L21/02598 ,  H01L21/02636 ,  H01L21/3065 ,  H01L23/3185 ,  H01L29/045 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种制造碳化硅衬底的方法，包括以下步骤。制备具有第一主表面(80a)、第二主表面(80b)以及第一侧端部(80c)的碳化硅单晶衬底(80)，第二主表面(80b)与第一主表面(80a)相反，第一侧端部(80c)将第一主表面(80a)和第二主表面(80b)彼此连接，第一主表面(80a)的宽度(D)的最大值大于100mm。碳化硅外延层(81)形成为与第一侧端部(80c)、第一主表面(80a)以及第一主表面(80a)和第一侧端部(80c)之间的边界(80d)接触。去除形成为与第一侧端部(80c)和边界(80d)接触的碳化硅外延层(81)。因此，可抑制形成在碳化硅衬底上的二氧化硅层中产生的破裂。

公开(公告)号：CN104995739A

公开(公告)日：2015-10-21

申请号：CN201480008928.2

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  堀井拓 ,  木岛正贵

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L29/4941 ,  H01L21/0485 ,  H01L21/28 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/417 ,  H01L29/45 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(101)，包括碳化硅衬底(10)、主电极(52)、第一阻挡层(70a)以及互连层(60)。主电极(52)直接设置在碳化硅衬底(10)上。第一阻挡层(70a)设置在主电极(52)上且由不包含铝的导电材料制成。互连层(60)设置在第一阻挡层(70a)上，通过第一阻挡层(70a)与主电极(52)隔开，且由包含铝的材料制成。

公开(公告)号：CN102959694A

公开(公告)日：2013-03-06

申请号：CN201280001186.1

申请日：2012-01-31

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  增田健良

IPC: H01L21/336 ,  H01L21/3065 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L21/31116 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068

Abstract: 通过掩膜层（31）中的开口（OP）将第一导电类型的杂质注入到碳化硅衬底（90）上。分别形成由第一和第二材料制成的第一和第二膜（32，33）。在各向异性蚀刻过程中感测对第一材料执行的蚀刻，且随后停止各向异性蚀刻。通过由第一和第二膜（32，33）而变窄的开口（OP）将第二导电类型的杂质注入到碳化硅衬底（90）上。因此，可以以精确地自对准方式形成杂质区。