-
公开(公告)号:CN108367250A
公开(公告)日:2018-08-03
申请号:CN201780004609.8
申请日:2017-01-09
Applicant: 住友电气工业株式会社
Abstract: 根据本发明的一个方面,过滤装置的操作方法是包括三个以上过滤模块的过滤装置的操作方法,该方法包括采用过滤模块进行过滤处理的过滤步骤,和一部分过滤模块停止进行过滤处理并且停止进行过滤处理的过滤模块同时被清洁的清洁步骤。根据本发明的另一方面,过滤装置是包括三个以上过滤模块、收集来自过滤模块的滤液的收集系统以及同时清洁一部分过滤模块的清洁系统的过滤装置。
-
公开(公告)号:CN102484059B9
公开(公告)日:2015-11-11
申请号:CN201080040221.1
申请日:2010-11-26
Applicant: 住友电气工业株式会社
IPC: H01L21/304
Abstract: 本发明提供一种研磨剂和利用所述试剂制造化合物半导体的方法和制造半导体器件的方法,由此能够有利地保持化合物半导体衬底的表面品质,还能够保持高研磨速率。所述研磨剂为用于GaαIn(1-α)AsβP(1-β)(0≤α≤1;0≤β≤1)化合物半导体的研磨剂,且包含碱金属碳酸盐、碱金属有机酸盐、氯基氧化剂和碱金属磷酸盐,其中所述碱金属碳酸盐和所述碱金属有机酸盐的浓度总和为0.01mol/L~0.02mol/L。所述制造化合物半导体的方法包括:准备GaαIn(1-α)AsβP(1-β)(0≤α≤1;0≤β≤1)化合物半导体的步骤,以及利用上述研磨剂对所述化合物半导体的面进行研磨的步骤。
-
公开(公告)号:CN101549781B
公开(公告)日:2012-05-30
申请号:CN200910133055.9
申请日:2009-04-02
Applicant: 住友电气工业株式会社
CPC classification number: B65B61/20 , B65B31/024 , B65D77/003 , B65D77/04 , B65D81/266
Abstract: 本发明提供了一种用于防止化合物半导体衬底表面氧化的化合物半导体衬底包装方法。所述化合物半导体衬底的包装方法包括第一步骤:将化合物半导体衬底(10)插到可透气的刚性容器(20)内,将所述刚性容器(20)放到具有1~100ml·m-2·天-1·atm-1的透氧率和1~15g·m-2·天-1的透湿率的内包装袋(30)内,用惰性气体置换所述内包装袋(30)内的空气,以及对所述内包装袋进行气密性密封;以及第二步骤:将所述密封的内包装袋(30)和至少吸收或吸附氧气和水分的脱氧剂/脱水剂(40)放到外包装袋(60)内,并对所述外包装袋(60)进行气密性密封,所述外包装袋(60)具有5ml·m-2·天-1·atm-1以下且低于所述内包装袋(30)的透氧率,并具有3g·m-2·天-1以下且低于所述内包装袋(30)的透湿率。
-
公开(公告)号:CN101314211B
公开(公告)日:2010-12-08
申请号:CN200710162471.2
申请日:2007-10-15
Applicant: 住友电气工业株式会社
IPC: B24B29/00 , H01L21/304 , C09G1/04
CPC classification number: B24B37/042 , B24B37/0056 , H01L21/02024 , H01L21/02052 , Y10T428/24355 , Y10T428/31678
Abstract: 本发明公开了化合物半导体衬底抛光方法、化合物半导体衬底、化合物半导体外延衬底制造方法和化合物半导体外延衬底,藉此使存在于衬底前表上的氧减少。化合物半导体衬底抛光方法包括制备步骤(S10)、第一抛光步骤(S20)和第二抛光步骤(S30)。在制备步骤(S10)中,制备化合物半导体衬底。在第一抛光步骤(S20)中,用含氯抛光剂抛光该化合物半导体衬底。在第一抛光步骤(S20)之后的第二抛光步骤(S30)中,利用包含无机增效剂pH为大于等于8.5且小于等于13.0的碱性水溶液执行抛光操作。
-
公开(公告)号:CN101792929A
公开(公告)日:2010-08-04
申请号:CN201010111026.5
申请日:2006-04-26
Applicant: 住友电气工业株式会社
CPC classification number: H01L33/32 , C09G1/02 , C30B29/403 , C30B33/00 , C30B35/00 , H01L21/02024 , H01L24/32 , H01L2224/32245 , H01L2224/32257 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2924/12041 , H01L2924/12042 , H01L2924/1305 , H01L2924/1306 , Y10T428/24355 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种III族氮化物晶体基材,所述基材包括:厚度为50nm以下的受影响层;和厚度为3nm以下的表面氧化层。本发明还提供了一种半导体设备,所述半导体设备包括上述的III族氮化物晶体基材。本发明提供的另一种III族氮化物晶体基材除上述两层外还包括通过外延生长在所述III族氮化物晶体基材上形成的至少一个III族氮化物层。
-
公开(公告)号:CN100589236C
公开(公告)日:2010-02-10
申请号:CN200710104113.6
申请日:2007-05-16
Applicant: 住友电气工业株式会社
IPC: H01L21/66 , H01L21/02 , H01L21/20 , H01L21/302 , H01L21/304 , H01L21/306
CPC classification number: H01L21/02008 , H01L21/02052 , H01L22/12 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种在化合物半导体衬底的表面具有降低了的杂质含量的化合物半导体衬底的检测方法、化合物半导体衬底、化合物半导体衬底的表面处理方法和制造化合物半导体晶体的方法。在化合物半导体衬底的检测方法中,使用原子力显微镜以不大于0.4nm的间距在不大于0.2平方微米的范围内测量化合物半导体衬底的表面粗糙度Rms。通过该检测方法测量的化合物半导体衬底的表面粗糙度Rms为不大于0.2nm。
-
公开(公告)号:CN101562128A
公开(公告)日:2009-10-21
申请号:CN200910138981.5
申请日:2006-08-16
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L23/544 , H01L33/00 , H01S5/00 , C30B29/40
CPC classification number: C30B29/40 , C30B29/406 , C30B33/00 , H01L23/544 , H01L29/045 , H01L29/2003 , H01L29/32 , H01L33/0095 , H01L2223/54453 , H01L2223/54493 , H01L2924/0002 , H01L2924/00
Abstract: 在该氮化物半导体基板的加工方法中,首先,准备圆盘状的氮化物半导体基板(20),其具备多个条纹区域(12),该多个条纹区域(12)由晶体缺陷密度高于周围的单晶体区域(14)的缺陷集中区域构成。接着,以条纹区域(12)延伸的方向(ST)为基准,在氮化物半导体基板(20)的缘的规定位置形成定向平面(OF)。
-
公开(公告)号:CN100541716C
公开(公告)日:2009-09-16
申请号:CN200610114883.4
申请日:2006-08-16
Applicant: 住友电气工业株式会社
CPC classification number: C30B29/40 , C30B29/406 , C30B33/00 , H01L23/544 , H01L29/045 , H01L29/2003 , H01L29/32 , H01L33/0095 , H01L2223/54453 , H01L2223/54493 , H01L2924/0002 , H01L2924/00
Abstract: 在该氮化物半导体基板的加工方法中,首先,准备圆盘状的氮化物半导体基板(20),其具备多个条纹区域(12),该多个条纹区域(12)由晶体缺陷密度高于周围的单晶体区域(14)的缺陷集中区域构成。接着,以条纹区域(12)延伸的方向(ST)为基准,在氮化物半导体基板(20)的缘的规定位置形成定向平面(OF)。
-
公开(公告)号:CN103460349B
公开(公告)日:2016-11-23
申请号:CN201280014248.2
申请日:2012-05-09
Applicant: 住友电气工业株式会社
IPC: H01L21/304
CPC classification number: H01L21/02052 , H01L29/20 , H01L29/66462 , H01L29/7787
Abstract: 本发明的目的在于提供化合物半导体衬底及其表面处理方法,其中,即使在将处理过的衬底长时间储存之后,也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜,也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底,其至少一个主表面被镜面抛光,所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖;或者如下化合物半导体衬底,其至少一个主表面被镜面抛光,其中,在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm‑3以下。
-
公开(公告)号:CN1877805B
公开(公告)日:2010-04-21
申请号:CN200610088704.4
申请日:2006-06-01
Applicant: 住友电气工业株式会社
CPC classification number: G01N21/9501 , G01N21/6489
Abstract: 本发明提供可以评价表面的损伤程度的化合物半导体构件的损伤评价方法以及损伤的程度小的化合物半导体构件的制造方法、氮化镓类化合物半导体构件及氮化镓类化合物半导体膜。首先,进行化合物半导体基板(10)的表面(10a)的光致发光测定,然后,在利用光致发光测定得到的发光光谱中,使用与化合物半导体基板(10)的能带间隙对应的波长(λ1)的峰P1的半高宽W1,评价化合物半导体基板(10)的表面(10a)的损伤。
-
-
-
-
-
-
-
-
-