公开(公告)号：CN118870803A

公开(公告)日：2024-10-29

申请号：CN202310436861.3

申请日：2023-04-19

Applicant: 长鑫存储技术有限公司

Inventor： 杨孝东 ,  张磊 ,  黄俊杰 ,  潘旋 ,  崔接亚

IPC: H10B12/00 ,  H01L29/06 ,  H01L29/161 ,  H01L21/336 ,  H01L29/78

Abstract: 本公开提供了一种半导体结构的制备方法和半导体结构，制备方法包括：提供衬底，衬底具有间隔设置的第一区和第二区；在第一区生长SiGe外延层；采用预配置的第一试剂对SiGe外延层的表面和第二区的表面进行处理，使SiGe外延层的表面形成第一保护层，使衬底的第二区的表面形成第二保护层；采用预配置的第二试剂对第一保护层和第二保护层进行处理，以去除第二保护层；形成具备第一保护层的SiGe外延层。本公开可以在PMOS器件制造过程中，有效保护SiGe外延层不被损耗，提高PMOS器件的载流子迁移率，进而提高PMOS器件的电学性能。

公开(公告)号：CN118057620A

公开(公告)日：2024-05-21

申请号：CN202211459339.9

申请日：2022-11-21

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 于海龙 ,  韩静利 ,  王晓娟

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/161 ,  H01L29/417 ,  H01L29/772 ,  H01L21/335

Abstract: 一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；形成位于所述衬底内的初始外延结构，所述初始外延结构的材料包括硅锗；对所述初始外延结构表面进行氧化处理，在所述初始外延结构表面形成初始氧化层，所述初始外延结构成为外延层，所述外延层包括第一外延区和位于第一外延区上的第二外延区，所述第二外延区的锗浓度大于第一外延区的锗浓度；去除所述初始氧化层；在所述外延层上形成导电接触结构。所述半导体结构及其形成方法减小了器件接触电阻，提升了器件稳定性，改善了电学性能。

公开(公告)号：CN117276077A

公开(公告)日：2023-12-22

申请号：CN202210663531.3

申请日：2022-06-13

Applicant: 长鑫存储技术有限公司

Inventor： 冯道欢 ,  李晓杰

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/161 ,  H01L29/78

Abstract: 本公开提供一种半导体结构的制作方法及半导体结构，涉及半导体技术领域。半导体结构的制作方法包括：提供衬底，在衬底中形成凹槽；在凹槽的侧壁上形成阻挡层；基于凹槽的槽底外延生长沟道材料，以在凹槽内形成中间结构；去除部分中间结构和部分衬底，以形成鳍片结构。对比于基于凹槽的两个侧壁以及底面生长硅锗，本公开实施例基于凹槽的槽底生长沟道材料，形成的鳍片结构内部晶格排列稳定，有利于提高晶体管的性能。

公开(公告)号：CN111261699B

公开(公告)日：2023-12-12

申请号：CN201911205242.3

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 乔治斯·威廉提斯 ,  荷尔本·朵尔伯斯 ,  马库斯·约翰内斯·亨里克斯·凡·达尔

IPC: H01L29/10 ,  H01L29/161 ,  H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括全环栅场效应晶体管(GAA FET)。GAA FET包括由第一半导体材料制成的沟道区，该沟道区设置在由第二半导体材料制成的底部鳍层上方，以及由第三半导体材料制成的源极/漏极区。第一半导体材料是Si1‑xGex，其中0.9≤x≤1.0，并且第二半导体材料是Si1‑yGey，其中y＜x并且0.3≤y≤0.7。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN113838923B

公开(公告)日：2023-07-25

申请号：CN202111113232.4

申请日：2021-09-23

Applicant: 燕山大学

Inventor： 周春宇 ,  李作为 ,  尚建蕊 ,  王冠宇 ,  徐超 ,  孙继浩 ,  关义春 ,  赵鸿飞

IPC: H01L29/10 ,  H01L29/06 ,  H01L29/161 ,  H01L29/73 ,  H01L21/331

Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。

公开(公告)号：CN116110933A

公开(公告)日：2023-05-12

申请号：CN202211233120.7

申请日：2022-10-10

Applicant: 英特尔公司

Inventor： A·阿格拉瓦尔 ,  A·穆尔蒂 ,  J·T·卡瓦列罗斯 ,  R·K·保罗 ,  G·杜威 ,  成承训 ,  S·高斯

IPC: H01L29/06 ,  H01L29/161 ,  H01L29/167 ,  H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  B82Y40/00

Abstract: 本公开的发明名称是“用于产生固有压应变的富集半导体纳米带”。本文中提供了形成具有应变沟道区的半导体器件的技术。在示例中，可形成硅锗（SiGe）或锗锡（GeSn）的半导体纳米带，并且随后退火以沿着半导体纳米带的一部分向内驱动锗或锡，从而沿着一个或多个纳米带的长度增加通过中心部分的锗或锡浓度。具体而言，纳米带可具有在纳米带一端的具有第一锗浓度的第一区域、在纳米带另一端的具有基本相同的第一锗浓度（例如，在5%内）的第二区域以及在第一和第二区域之间具有高于第一浓度的第二锗浓度的第三区域。也可使用锡产生类似的材料梯度。材料成分沿着纳米带长度的变化（梯度）赋予压应变。

公开(公告)号：CN115966597A

公开(公告)日：2023-04-14

申请号：CN202111193900.9

申请日：2021-10-13

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 汤汉杰 ,  王洪岩

IPC: H01L29/10 ,  H01L29/161 ,  H01L29/772 ,  H01L21/335

Abstract: 本申请提供一种具有硅锗沟道的pFET器件的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底表面形成有垫氧化层，且所述半导体衬底包括稀疏区和密集区；在所述稀疏区的半导体衬底和垫氧化层中形成第一沟槽；在所述密集区的半导体衬底和垫氧化层中形成第二沟槽，所述第一沟槽在所述稀疏区中的密度小于所述第二沟槽在所述密集区中的密度；在所述第一沟槽和所述第二沟槽中外延生长形成表面高于所述垫氧化层表面的外延层；在所述外延层和所述垫氧化层表面形成牺牲层；去除所述牺牲层、所述外延层和所述垫氧化层至所有区域都完全暴露半导体衬底表面。本申请提供的pFET器件的形成方法，可以提高密集区和稀疏区表面高度一致性。

公开(公告)号：CN115763480A

公开(公告)日：2023-03-07

申请号：CN202211294670.X

申请日：2022-10-21

Applicant: 之江实验室

Inventor： 刘欢 ,  玉虓 ,  丑录录 ,  于飞 ,  韩根全 ,  刘艳

IPC: H01L27/092 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20

Abstract: 本发明公开了一种基于超高迁移率场效应晶体管的低功耗CMOS电路，所述低功耗CMOS电路由超高空穴迁移率场效应晶体管和超高电子迁移率场效应晶体管串联组成；所述超高空穴迁移率场效应晶体管的衬底采用n型高迁移率沟道材料；所述超高电子迁移率场效应晶体管的衬底采用p型高迁移率沟道材料。超高迁移率场效应晶体管由其迁移率调制实现，所述迁移率调制是基于可移动带正电氧空位受电场调控形成的偶极子作用，本发明基于超高电子和空位迁移率的场效应晶体管，极大提升器件性能，减小操作电压，实现低功耗的CMOS电路，这可用于数字电路集成芯片。

公开(公告)号：CN114761629A

公开(公告)日：2022-07-15

申请号：CN202180006615.3

申请日：2021-01-15

Applicant: 日本碍子株式会社

Inventor： 渡边守道 ,  松岛洁 ,  吉川润

IPC: C30B29/36 ,  C30B1/02 ,  H01L21/20 ,  H01L21/205 ,  H01L29/161

Abstract: 双轴取向SiC复合基板(10)具备：第一双轴取向SiC层(20)，其包含贯通螺旋位错以及基底面位错；以及第二双轴取向SiC层(30)，其与第一双轴取向SiC层(20)连续地形成，并含有1×1016atoms/cm3以上且1×1019atoms/cm3以下的稀土元素。第二双轴取向SiC层(30)的表面的缺陷密度小于第一双轴取向SiC层(20)的缺陷密度。

公开(公告)号：CN114664821A

公开(公告)日：2022-06-24

申请号：CN202111385884.3

申请日：2021-11-22

Applicant: 英特尔公司

Inventor： A·C-H·韦 ,  G·布歇 ,  J·T·卡瓦列罗斯

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/10 ,  H01L29/12 ,  H01L29/16 ,  H01L29/161

Abstract: 描述了具有锗扩散纳米线/纳米带沟道结构的全环栅集成电路结构，以及制造具有锗扩散纳米线/纳米带沟道结构的全环栅集成电路结构的方法。例如，一种集成电路结构包括在子鳍状物结构上方的纳米线的垂直布置，其中，纳米线的垂直布置中的各个纳米线包括硅和锗，并且其中，子鳍状物结构在子鳍状物结构的顶部处具有比在子鳍状物结构的底部处相对更高的锗浓度。