公开(公告)号：CN1909243A

公开(公告)日：2007-02-07

申请号：CN200610093872.2

申请日：2006-06-20

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  冈崎玄 ,  相田和彦 ,  竹冈慎治

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种半导体装置及其制造方法。目的在于：在使用了高介电常数栅极绝缘膜的MISFET中，在不使高介电常数栅极绝缘膜劣化的情况下，提高MISFET的特性。夹着高介电常数栅极绝缘膜4A在衬底1的活性区域上形成有栅极电极5。在栅极电极5的侧面形成有绝缘性侧壁7。高介电常数栅极绝缘膜4A从栅极电极5的下侧连续形成到侧壁7的下侧。高介电常数栅极绝缘膜4A中的侧壁7的下侧区域的厚度小于高介电常数栅极绝缘膜4A中的栅极电极5的下侧区域的厚度。

公开(公告)号：CN1577886A

公开(公告)日：2005-02-09

申请号：CN200410044714.9

申请日：2004-05-17

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1045 ,  H01L21/823807 ,  H01L21/823814

Abstract: 本发明公开了一种半导体装置及其制造方法。提供一种能够同时抑制短沟道效应及逆短沟道效应，且具备拥有小型的栅电极的MISFET的半导体装置及其制造方法。半导体装置内的MISFET，包括：设置在衬底上的栅极绝缘膜、设置在栅极绝缘膜上的栅电极、设置在栅电极的侧面上的侧壁、设置在衬底中的栅电极端部的下方的低浓度扩散层、设置在衬底中的栅电极及侧壁的两侧靠下方的高浓度扩散层、及覆盖低浓度扩散层的下部到两侧且在栅电极的下方相互重叠的袋状扩散层。将袋状扩散层的杂质浓度设定成使MISFET的阈值为所希望的值的浓度。

公开(公告)号：CN100583451C

公开(公告)日：2010-01-20

申请号：CN200610093872.2

申请日：2006-06-20

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  冈崎玄 ,  相田和彦 ,  竹冈慎治

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种半导体装置及其制造方法。目的在于：在使用了高介电常数栅极绝缘膜的MISFET中，在不使高介电常数栅极绝缘膜劣化的情况下，提高MISFET的特性。夹着高介电常数栅极绝缘膜4A在衬底1的活性区域上形成有栅极电极5。在栅极电极5的侧面形成有绝缘性侧壁7。高介电常数栅极绝缘膜4A从栅极电极5的下侧连续形成到侧壁7的下侧。高介电常数栅极绝缘膜4A中的侧壁7的下侧区域的厚度小于高介电常数栅极绝缘膜4A中的栅极电极5的下侧区域的厚度。

公开(公告)号：CN1983634A

公开(公告)日：2007-06-20

申请号：CN200610132088.8

申请日：2006-10-24

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树 ,  濑部绍夫 ,  冈崎玄 ,  玉置德彦

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/823456 ,  H01L21/823412

Abstract: 本发明公开了半导体装置及其制造方法。目的在于：提供可在不随特性变动的情况下，改善负偏置温度不稳定性(NBTI)的劣化的半导体装置。形成在n型半导体区域(101)的第一区域(阳极金属氧化物半导体)中的第一金属绝缘体半导体(MIS)型晶体管，包括第一栅极绝缘膜(103)、第一栅极电极(104)、第一延伸扩散层(106)和第一氟扩散层(108)。第一氟扩散层(108)形成在由第一延伸扩散层(106)夹着的沟道区域中，形成为从第一延伸扩散层(106)一侧延伸，在第一栅极电极(104)的正下方的区域重叠在一起。

公开(公告)号：CN1949540A

公开(公告)日：2007-04-18

申请号：CN200610141646.7

申请日：2006-10-09

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L29/78 ,  H01L27/11 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8244 ,  H01L21/8238

CPC classification number: H01L27/11 ,  H01L27/1104 ,  H01L29/7833 ,  H01L29/7843 ,  Y10S257/903

Abstract: 一种半导体装置，其在SRAM存取区域SA的N型MIS晶体管上形成拉伸应力含有绝缘膜(50)及压缩应力含有绝缘膜(51)。另一方面，在SRAM驱动区域SD的N型MIS晶体管上形成拉伸应力含有绝缘膜(50)。从而，调整晶体管的驱动力。

公开(公告)号：CN1921122A

公开(公告)日：2007-02-28

申请号：CN200610110149.0

申请日：2006-08-07

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L27/11 ,  H01L23/532 ,  H01L21/8244 ,  H01L21/768 ,  H01L21/31

CPC classification number: H01L27/11 ,  H01L27/1116

Abstract: 逻辑区域中晶体管上覆盖具有应力的膜提高能力的同时，在静态随机访问存储区域中，保持各晶体管的能力的偏差。还有，抑制泄漏电流的发生。本发明的半导体装置中，N型逻辑区域(NL)中晶体管由具有张拉应力的膜(18)覆盖，P型逻辑区域(PL)中晶体管由具有压缩应力的膜(28)覆盖。并且，P型静态随机访问存储区域(NS)中的晶体管及N型静态随机访问存储区域(NS)中的晶体管，由具有张拉应力的膜(38a)及具有压缩应力的膜(38b)形成的叠层膜覆盖。

公开(公告)号：CN1725490A

公开(公告)日：2006-01-25

申请号：CN200510085955.2

申请日：2005-07-21

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L27/04 ,  H01L21/822

CPC classification number: H01L21/823443 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823456 ,  H01L27/0629

Abstract: 本发明的半导体装置，电阻器(5e)的上方被硅氧化膜(22)覆盖，在作为非硅化物区域的MIS晶体管(33、34)的栅电极(5c、5d)和杂质扩散层(19)、(21)露出的状态下，进行杂质活性化用的热处理或硅化物化。由此，由于抑制了杂质的自动掺杂从而抑制电阻器的电阻值的波动，同时由于杂质活性化用的热处理时露出MIS晶体管(33、34)的栅电极(5b、5c)等，因此MIS晶体管(33、34)的栅极绝缘膜(4c、4d)不易被破坏。由此，提供一种可抑制电阻器中的电阻值的波动，且防止MIS晶体管的栅极绝缘膜被破坏的半导体装置及其制造方法。