公开(公告)号：CN101123254A

公开(公告)日：2008-02-13

申请号：CN200710111846.2

申请日：2007-06-15

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/11807

Abstract: 本发明公开了半导体装置及其制造方法。目的在于：防止产生由基板接触部所引起的相互扩散，缩小基板接触部的设计，充分确保晶体管的活性区域。将向P型金属绝缘体半导体晶体管的基板接触部(106)注入N型杂质用的掩膜开口区域(B3)与P型金属绝缘体半导体晶体管的活性区域(101b)之间的距离(B1)，设定为大于向N型金属绝缘体半导体晶体管的基板接触部(107)注入P型杂质用的掩膜开口区域(A3)与N型金属绝缘体半导体晶体管的活性区域(101a)之间的距离(A1)。

公开(公告)号：CN1941376A

公开(公告)日：2007-04-04

申请号：CN200610093784.2

申请日：2006-06-19

Applicant: 松下电器产业株式会社

Inventor： 相田和彦 ,  平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823835 ,  H01L21/28052 ,  H01L21/823871

Abstract: 本发明公开了一种半导体装置及其制造方法。目的在于：在具有被全硅化物化的双栅极结构的半导体装置中，通过提高栅极电极的稳定性来提高半导体装置的可靠性。在形成成为N型MIS晶体管形成区域的栅极电极的NiSi膜(110A)的同时，形成成为P型MIS晶体管形成区域的栅极电极的Ni3Si膜(110B)。将未反应的N型多结晶硅膜(103A)作为防止NiSi膜(110A)和Ni3Si膜(110B)之间的相互扩散的导电性扩散防止区域残留在元件隔离区域(101)上即硅化物化防止膜(106)下。

公开(公告)号：CN101030598A

公开(公告)日：2007-09-05

申请号：CN200610135633.9

申请日：2006-10-18

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄 ,  濑部绍夫 ,  相田和彦

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/4983 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659

Abstract: 一种半导体装置，在使用高介电常数栅极绝缘膜的MISFET中，不会恶化高介电常数栅极绝缘膜，提高MISFET的特性。在基板(1)的活性区域上通过高介电常数栅极绝缘膜(4A)形成栅电极(5)。在栅电极(5)的侧面上形成具有高介电常数的绝缘性侧壁(7)。

公开(公告)号：CN1937227A

公开(公告)日：2007-03-28

申请号：CN200610110150.3

申请日：2006-08-07

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L27/11 ,  H01L27/088 ,  H01L27/02 ,  H01L21/8244 ,  H01L21/8234 ,  H01L21/82

CPC classification number: H01L27/11

Abstract: 逻辑区域中晶体管上覆盖具有应力的膜提高能力的同时，在静态随机访问存储区域中，保持各晶体管的能力的偏差。还有，抑制泄漏电流的发生。本发明的半导体装置中，N型逻辑区域(NL)中晶体管由具有张拉应力的膜(50)覆盖，P型逻辑区域(PL)中的晶体管由具有压缩应力的膜(55)覆盖。并且，P型静态随机访问存储区域(PS)中的晶体管及N型静态随机访问存储区域(NS)中的晶体管，由比膜(50、55)的应力小的含有低应力绝缘膜(60)覆盖。

公开(公告)号：CN1956223A

公开(公告)日：2007-05-02

申请号：CN200610153413.9

申请日：2006-09-14

Applicant: 松下电器产业株式会社

Inventor： 濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄 ,  平濑顺司 ,  相田和彦

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：通过在防止接触不良的同时，利用应力膜向沟道形成区域有效地施加应力，来谋求提高MISFET的驱动力。在形成在半导体衬底(1)上的MISFET的栅极电极部(20n)及(20p)的侧面上形成有绝缘性侧壁(9)。栅极电极部(20n)及(20p)的高度低于设置在各自的侧面上的侧壁(9)的上端。在MISFET上形成有覆盖栅极电极部(20n)及(20p)的、让应力产生在沟道形成区域的应力膜(13)。应力膜(13)中的形成在栅极电极部(20n)及(20p)上的部分的厚度厚于其它部分的厚度。

公开(公告)号：CN1956195A

公开(公告)日：2007-05-02

申请号：CN200610132140.X

申请日：2006-10-11

Applicant: 松下电器产业株式会社

Inventor： 小川久 ,  粉谷直树 ,  赤松晋 ,  工藤千秋

IPC: H01L27/06 ,  H01L29/49 ,  H01L21/822 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L27/0629 ,  H01L27/0251 ,  H01L28/20

Abstract: 一种半导体装置，其具备金属绝缘体半导体晶体管，该金属绝缘体半导体晶体管具有FUSI栅电极和多晶硅电阻体，其中多晶硅电阻体中设置在接触形成区域的部分与栅电极或杂质扩散区域同时被硅化物化。由此，提供一种具备FUSI电极和多晶硅电阻体且能够简便地制造的半导体装置及其制造方法。

公开(公告)号：CN1945852A

公开(公告)日：2007-04-11

申请号：CN200610141457.X

申请日：2006-09-29

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树 ,  冈崎玄 ,  竹冈慎治 ,  平濑顺司 ,  濑部绍夫 ,  相田和彦

IPC: H01L29/78 ,  H01L29/49 ,  H01L27/04 ,  H01L21/28 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L21/28097 ,  H01L21/28123 ,  H01L29/4975 ,  H01L29/66545

Abstract: 能够降低被完全转化为硅化物的栅极的电容。半导体装置具备：元件分离区域(12)，其形成于半导体基板(11)；活性区域(11a)，其被该元件分离区域(12)包围且由半导体基板(11)构成；绝缘膜(13)，其形成在该活性区域(11a)上；及栅极(15)，其横跨在活性区域(11a)及邻接的元件分离区域(12)上而形成。栅极(15)具有：第一部分，其经由栅绝缘膜(13)设置在活性区域(11a)上；及第二部分，其设置在元件分离区域(12)上，且由硅区域及形成为覆盖该硅区域的硅化物区域构成。

公开(公告)号：CN1684272A

公开(公告)日：2005-10-19

申请号：CN200510064286.0

申请日：2005-04-12

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/1083 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明的半导体器件，作为周边用MISTr25b，包括：形成在活性区域10b上的栅极绝缘膜13b和栅电极14b；形成在栅电极14b的侧面上的第一侧壁19b和第二侧壁23b；在活性区域不靠在一起的n型源极·漏极区域24b；形成在位于栅电极14b的外侧侧向下方的氮扩散层18b；形成在活性区域10b中栅电极14b的外侧侧向下方的区域覆盖着氮扩散层18b的内侧侧面及底面、含砷的n型延伸区域16；以及形成在活性区域10b中位于栅电极14b的外侧侧向下方的区域，比n型延伸区域16还深、含磷的n型杂质区域17。于是，能够提供一种充分确保热载流子寿命、可靠性高的半导体器件及其制造方法。

公开(公告)号：CN100444403C

公开(公告)日：2008-12-17

申请号：CN200510064286.0

申请日：2005-04-12

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/1083 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明的半导体器件，作为周边用MISTr25b，包括：形成在活性区域10b上的栅极绝缘膜13b和栅电极14b；形成在栅电极14b的侧面上的第一侧壁19b和第二侧壁23b；在活性区域不靠在一起的n型源极·漏极区域24b；形成在位于栅电极14b的外侧侧向下方的氮扩散层18b；形成在活性区域10b中栅电极14b的外侧侧向下方的区域覆盖着氮扩散层18b的内侧侧面及底面、含砷的n型延伸区域16；以及形成在活性区域10b中位于栅电极14b的外侧侧向下方的区域，比n型延伸区域16还深、含磷的n型杂质区域17。于是，能够提供一种充分确保热载流子寿命、可靠性高的半导体器件及其制造方法。

公开(公告)号：CN1921070A

公开(公告)日：2007-02-28

申请号：CN200610121312.3

申请日：2006-08-22

Applicant: 松下电器产业株式会社

Inventor： 竹冈慎治 ,  濑部绍夫 ,  平濑顺司 ,  粉谷直树 ,  冈崎玄 ,  相田和彦

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/49

CPC classification number: H01L21/82345 ,  H01L21/28097 ,  H01L21/3212 ,  H01L21/823443 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/66545

Abstract: 本发明的目的在于，提供一种包含具有均一硅化物相的FUSI栅电极的半导体装置及其制造方法。在包含硅栅极(202)的基板整个面上堆积Ni膜(205)之后，通过CMP处理等除去硅栅极(202)的一部分，在硅栅极(202)的正上方剩余上表面平坦、膜厚均匀的Ni层(206)。接着，通过使其进行硅化物反应，能够形成具有均一硅化物相的栅电极(207)。