公开(公告)号：CN1983595A

公开(公告)日：2007-06-20

申请号：CN200610141645.2

申请日：2006-10-09

Applicant: 松下电器产业株式会社

Inventor： 相田和彦 ,  平濑顺司 ,  小川久 ,  工藤千秋

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/822 ,  H01L21/336

CPC classification number: H01L21/82345 ,  H01L21/823437 ,  H01L21/823443 ,  H01L27/0207 ,  H01L29/665

Abstract: 本发明提供一种抑制栅电极和虚拟栅电极之间产生短路的半导体装置及其制造方法。进行下述工序：在半导体基板(1)上夹持栅极绝缘膜(3a)而形成栅电极(4a)、夹持虚拟栅极绝缘膜(3b)而形成虚拟栅电极(4b)、夹持元件分离用绝缘膜而形成虚拟栅电极(4c)的工序；在栅电极(4a)露出且虚拟栅电极(4b)、(4c)没有露出的状态下在半导体基板(1)上形成金属膜的工序；和对半导体基板(1)实施热处理且对栅电极(4a)的至少上部进行硅化物化的工序。由于栅电极(4a)被硅化物化，但虚拟栅电极(4b)、(4c)没有被硅化物化，因此抑制产生栅电极(4a)和邻接的虚拟栅电极(4b)之间的短路。

公开(公告)号：CN1941376A

公开(公告)日：2007-04-04

申请号：CN200610093784.2

申请日：2006-06-19

Applicant: 松下电器产业株式会社

Inventor： 相田和彦 ,  平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823835 ,  H01L21/28052 ,  H01L21/823871

Abstract: 本发明公开了一种半导体装置及其制造方法。目的在于：在具有被全硅化物化的双栅极结构的半导体装置中，通过提高栅极电极的稳定性来提高半导体装置的可靠性。在形成成为N型MIS晶体管形成区域的栅极电极的NiSi膜(110A)的同时，形成成为P型MIS晶体管形成区域的栅极电极的Ni3Si膜(110B)。将未反应的N型多结晶硅膜(103A)作为防止NiSi膜(110A)和Ni3Si膜(110B)之间的相互扩散的导电性扩散防止区域残留在元件隔离区域(101)上即硅化物化防止膜(106)下。

公开(公告)号：CN1111401A

公开(公告)日：1995-11-08

申请号：CN94118396.3

申请日：1994-11-14

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司 ,  赤松宽范 ,  赤松晋 ,  堀隆

IPC: H01L21/336

CPC classification number: H01L27/0218

Abstract: 一种半导体装置包括具有基底部分、栅极、源极和漏极的MIS晶体管；产生加于MIS晶体管基底部分的偏压的基底偏压产生电路；设置于MIS晶体管的基底部分和基底偏压产生电路之间、且两端电位在MIS晶体管工作和非工作时发生变化的电阻。MIS晶体管的基底偏压在工作时变浅，而非工作时变深，以自调整形式发生变化。因而，在工作时阈值降低、动作高速，而在非工作时，基底偏压变深而降低截止电流。可构成高速且功耗低的半导体装置。

公开(公告)号：CN100583451C

公开(公告)日：2010-01-20

申请号：CN200610093872.2

申请日：2006-06-20

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  冈崎玄 ,  相田和彦 ,  竹冈慎治

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种半导体装置及其制造方法。目的在于：在使用了高介电常数栅极绝缘膜的MISFET中，在不使高介电常数栅极绝缘膜劣化的情况下，提高MISFET的特性。夹着高介电常数栅极绝缘膜4A在衬底1的活性区域上形成有栅极电极5。在栅极电极5的侧面形成有绝缘性侧壁7。高介电常数栅极绝缘膜4A从栅极电极5的下侧连续形成到侧壁7的下侧。高介电常数栅极绝缘膜4A中的侧壁7的下侧区域的厚度小于高介电常数栅极绝缘膜4A中的栅极电极5的下侧区域的厚度。

公开(公告)号：CN1087499C

公开(公告)日：2002-07-10

申请号：CN97116265.4

申请日：1997-09-05

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司

IPC: H01L27/092 ,  H01L27/04 ,  H01L21/82 ,  H01L21/8238

CPC classification number: H01L27/105 ,  H01L21/74 ,  H01L21/823892 ,  H01L27/0922

Abstract: 半导体装置包括：导电型衬底；设置在衬底中且导电类型与衬底的导电类型相同的第一阱；设置在衬底中且导电类型与衬底的导电类型相反的第二阱；和设置在衬底中的深部位置上且导电类型与衬底的导电类型相反的埋置阱。另外设置一个导电类型与衬底导电类型相同的埋置阱，使埋置阱与第一阱底部的至少一部分相接触以便使第一阱至少部分地与衬底电连接。

公开(公告)号：CN102473679A

公开(公告)日：2012-05-23

申请号：CN201080030744.8

申请日：2010-02-22

Applicant: 松下电器产业株式会社

Inventor： 藤田智弘 ,  平濑顺司 ,  佐藤好弘

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/4983 ,  H01L21/823828 ,  H01L21/823857 ,  H01L29/42364 ,  H01L29/512 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/7833

Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置的制造方法包括：在形成于基板(10)的第1活性区域(10a)上形成包含高电介质的第1栅极绝缘膜(17a)、和包含金属材料的第1栅电极(18a)，且在形成于基板(10)的第2活性区域(10b)上形成包含高电介质的第2栅极绝缘膜(17b)、和包含金属材料的第2栅电极(18b)的工序；向第1栅极绝缘膜(17a)的端部和第2栅极绝缘膜(17b)的端部导入负的固定电荷的工序；和除去第1栅极绝缘膜(17a)的端部的工序。

公开(公告)号：CN101652854A

公开(公告)日：2010-02-17

申请号：CN200880010966.6

申请日：2008-12-22

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司

IPC: H01L21/8234 ,  H01L21/28 ,  H01L27/088 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L21/82345 ,  H01L21/26513 ,  H01L29/105 ,  H01L29/517 ,  Y10S257/901

Abstract: 本发明公开了一种半导体装置及其制造方法。该半导体装置包括第一MIS晶体管(LTr)和第二MIS晶体管(HTr)。第一MIS晶体管包括：形成在第一活性区域(1a)的第一沟道区域(3a)、由形成在第一沟道区域上的高介电常数绝缘膜构成的第一栅极绝缘膜(4a)以及具有接着第一栅极绝缘膜的上表面形成的第一导电部(12a)与第二导电部(13a)的第一栅电极(20A)；第二MIS晶体管包括：形成在第二活性区域(1b)的第二沟道区域(3b)、由形成在第二沟道区域上的高介电常数绝缘膜构成的第二栅极绝缘膜(4b)以及具有接着第二栅极绝缘膜的上表面形成的第三导电部(12b)与第四导电部(13b)的第二栅电极(20B)。第三导电部的膜厚比第一导电部薄，且由与第一导电部相同的组分材料形成。

公开(公告)号：CN1956223A

公开(公告)日：2007-05-02

申请号：CN200610153413.9

申请日：2006-09-14

Applicant: 松下电器产业株式会社

Inventor： 濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄 ,  平濑顺司 ,  相田和彦

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：通过在防止接触不良的同时，利用应力膜向沟道形成区域有效地施加应力，来谋求提高MISFET的驱动力。在形成在半导体衬底(1)上的MISFET的栅极电极部(20n)及(20p)的侧面上形成有绝缘性侧壁(9)。栅极电极部(20n)及(20p)的高度低于设置在各自的侧面上的侧壁(9)的上端。在MISFET上形成有覆盖栅极电极部(20n)及(20p)的、让应力产生在沟道形成区域的应力膜(13)。应力膜(13)中的形成在栅极电极部(20n)及(20p)上的部分的厚度厚于其它部分的厚度。

公开(公告)号：CN1945852A

公开(公告)日：2007-04-11

申请号：CN200610141457.X

申请日：2006-09-29

Applicant: 松下电器产业株式会社

Inventor： 粉谷直树 ,  冈崎玄 ,  竹冈慎治 ,  平濑顺司 ,  濑部绍夫 ,  相田和彦

IPC: H01L29/78 ,  H01L29/49 ,  H01L27/04 ,  H01L21/28 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L21/28097 ,  H01L21/28123 ,  H01L29/4975 ,  H01L29/66545

Abstract: 能够降低被完全转化为硅化物的栅极的电容。半导体装置具备：元件分离区域(12)，其形成于半导体基板(11)；活性区域(11a)，其被该元件分离区域(12)包围且由半导体基板(11)构成；绝缘膜(13)，其形成在该活性区域(11a)上；及栅极(15)，其横跨在活性区域(11a)及邻接的元件分离区域(12)上而形成。栅极(15)具有：第一部分，其经由栅绝缘膜(13)设置在活性区域(11a)上；及第二部分，其设置在元件分离区域(12)上，且由硅区域及形成为覆盖该硅区域的硅化物区域构成。

公开(公告)号：CN1096135A

公开(公告)日：1994-12-07

申请号：CN94102229.3

申请日：1994-03-03

Applicant: 松下电器产业株式会社

Inventor： 平濑顺司 ,  桥本伸

IPC: H01L27/108 ,  H01L27/11 ,  H01L27/10 ,  H01L21/82 ,  G11C11/34

CPC classification number: H01L27/108 ,  H01L27/105

Abstract: 在本发明的半导体器件中，把由绝缘部分隔开的集成电路外围部分限定为虚拟单元区，其中心部分限定为有源单元区。在有源单元区形成DRAM、SRAM、EEPROM、掩模ROM等存储单元。在集成电路区设置多个由隔离区限定的单元形成区，其内设置具有场效应管的各有源单元和有一不起半导体元件作用的元件的虚拟单元。该元件至少包括栅极和至少从与场效应半导体元件相同的结构中除去一个PN结。全部虚拟单元均可无PN结。