-
公开(公告)号:CN1203446C
公开(公告)日:2005-05-25
申请号:CN00121638.4
申请日:2000-06-01
Applicant: 松下电器产业株式会社
IPC: G06K19/077
CPC classification number: G06K19/0701 , G06K19/0723 , H02M2001/0022 , H02M2001/0025
Abstract: 一种半导体集成电路,其驱动电源来自调制有数据的载波,该半导体集成电路的特征在于即使在所得到的电源电压已变为过电压时也能够正确地鉴别解调数据,并能够有效地利用载波提供的电源。该半导体集成电路包括:作为电源电路111的一个两电压整流器电路;控制用于解调数据的具有较高电压(VDDH)的电源不超过一定的电压值的一个稳压器电路112;一个电阻141;和一个电容器142。采用这种结构,作为参考电压输入到稳压器电路1121的电压随由幅度的变化引起的电压VDDH的变化而变化。
-
公开(公告)号:CN1129910C
公开(公告)日:2003-12-03
申请号:CN95103487.1
申请日:1995-03-22
Applicant: 松下电器产业株式会社
Abstract: 一种能正确判断数据并输出之的半导体存贮装置,它含有基准电位发生装置。该基准电位发生装置备有:2根信号线21、22;为给这两根信号线加电位而提供电荷的电荷供给装置23;连接于电荷供给装置和两信号线之间、通过第一控制信号分别提供电荷的第一连接装置24a、24b;连接于两信号线之间、通过第二控制信号将取决于供给的电荷量和各信号线的负载电容的电位平均后断开两信号线的第二连接装置25。
-
公开(公告)号:CN1092335C
公开(公告)日:2002-10-09
申请号:CN96190936.6
申请日:1996-08-14
Applicant: 松下电器产业株式会社
IPC: G01R19/165 , H03K17/22 , G05F1/10
CPC classification number: H03K17/223 , G01R19/0084 , G01R19/155 , G01R19/16538 , G06F1/28 , G11C5/143 , G11C8/08 , G11C11/22
Abstract: 本发明包括一栅极与漏极连接至第一节点的第一MOS晶体管,一栅极和漏极分别连接至第一节点与一第三节点的第二MOS晶体管,一连接于第一节点与一第二节点之间的第一电阻元件,一连接于第二节点与一地电压端之间的第二电阻元件,一第一非门电路以及一第二非门电路。因而,本发明能够以低功耗,在一稳定的条件下检测电压。
-
公开(公告)号:CN1086836C
公开(公告)日:2002-06-26
申请号:CN94119246.6
申请日:1994-12-23
Applicant: 松下电器产业株式会社
IPC: G11C11/34
CPC classification number: G11C29/789
Abstract: 一种半导体存储器装置包括:主体存储单元部;冗余存储单元部;由非易失性半导体存储器组成的、电气存储置换主体存储单元部中的失效存储单元的冗余存储单元地址的冗余地址数据单元部;控制电路部;冗余存储单元选择电路部。冗余存储单元选择电路部保持由冗余地址数据单元部读出的第1地址数据且把该第1地址数据与通过控制电路部输入的读出用或写入用的第2地址数据比较,从而选择主体存储单元部或冗余存储单元部。具有结构简单且能高速动作的优点。
-
公开(公告)号:CN1117643A
公开(公告)日:1996-02-28
申请号:CN95103487.1
申请日:1995-03-22
Applicant: 松下电器产业株式会社
Abstract: 一种能正确判断数据并输出之的半导体存贮装置,它含有基准电位发生装置。该基准电位发生装置备有:2根信号线21、22;为给这两根信号线加电位而提供电荷的电荷供给手段23;连接于电荷供给手段和两信号线之间、通过第一控制信号分别提供电荷的第一连接手段24a、24b;连接于两信号线之间、通过第二控制信号将取决于供给的电荷量和各信号线的负载电容的电位平均后断开两信号线的第二连接手段25。
-
公开(公告)号:CN1114456A
公开(公告)日:1996-01-03
申请号:CN94119246.6
申请日:1994-12-23
Applicant: 松下电器产业株式会社
IPC: G11C11/34
CPC classification number: G11C29/789
Abstract: 一种半导体存储器装置包括:主体存储单元部;冗余存储单元部;由非易失性半导体存储器组成的、电气存储置换主体存储单元部中的失效存储单元的冗余存储单元地址的冗余地址数据单元部;控制电路部;冗余存储单元选择电路部。冗余存储单元选择电路部保持由冗余地址数据单元部读出的第1地址数据且把该第1地址数据与通过控制电路部输入的读出用或写入用的第2地址数据比较,从而选择主体存储单元部或冗余存储单元部。具有结构简单且能高速动作的优点。
-
-
-
-
-