公开(公告)号：CN114171101A

公开(公告)日：2022-03-11

申请号：CN202110884325.0

申请日：2021-08-03

Applicant: 三星电子株式会社

Inventor： 李伟稙 ,  申东旻 ,  黄映竣 ,  孙弘乐

IPC: G11C29/42

Abstract: 提供一种存储器控制器、存储装置和存储器控制器的操作方法，所述存储器控制器的操作方法包括：从存储器装置接收M位的第一决策数据，其中，M是自然数；将M位第一决策数据转换为N位的第二决策数据，其中，N是小于M的自然数；以及使用第二决策数据尝试第一解码。

公开(公告)号：CN112395128A

公开(公告)日：2021-02-23

申请号：CN202010790981.X

申请日：2020-08-07

Applicant: 三星电子株式会社

Inventor： 申东旻 ,  金玟昱 ,  罗渶锡 ,  宋太铉 ,  崔城赫 ,  孙弘乐

IPC: G06F11/10 ,  G11C16/04 ,  G11C29/42

Abstract: 提供了一种存储器控制器的操作方法。该操作方法包括：接收第一读取数据和第二转换信息，第二转换信息包括通过基于线性运算转换第二读取数据而获得的数据，并且第一读取数据和所述第二读取数据包括从相同存储器单元读取的数据；基于线性运算转换第一读取数据以生成第一转换信息；对第一转换信息和第二转换信息执行逻辑运算以生成运算信息；对运算信息执行线性运算的逆运算以生成可靠性信息；以及基于第一读取数据和可靠性信息，纠正第一读取数据的错误。

公开(公告)号：CN105390162B

公开(公告)日：2021-02-19

申请号：CN201510524223.2

申请日：2015-08-24

Applicant: 三星电子株式会社

Inventor： 申东旻 ,  李明奎 ,  慎钒揆 ,  李起准

IPC: G11C29/42

Abstract: 本发明提供了一种纠错解码器的操作方法、一种存储装置和一种纠错解码器的低密度奇偶校验方法。所述纠错解码器的操作方法包括步骤：接收数据；设置各可变节点的初始对数似然值；以及通过利用与选择的可变节点关联的最小值和最小候选值更新选择的可变节点的对数似然值来解码接收到的数据。最小值指示与选择的可变节点共享校验节点并包括选择的可变节点的各第一可变节点的对数似然值的绝对值的最小的值。最小候选值指示从第一可变节点中比对应于所述最小值的那一个节点更晚选择的各第二可变节点的对数似然值的绝对值中的大于所述最小值且最小的值。

公开(公告)号：CN110827912A

公开(公告)日：2020-02-21

申请号：CN201910724921.5

申请日：2019-08-06

Applicant: 三星电子株式会社

Inventor： 金玟昱 ,  全甫晥 ,  孙弘乐 ,  申东旻 ,  李起准

IPC: G11C29/42 ,  G06F11/10 ,  G06F3/06

Abstract: 单独控制多个存储器单元的存储器控制器的操作方法包括：基于多个控制信号从多个存储器单元读取各个分段；基于分段产生输出码字；对输出码字执行纠错解码；当纠错解码的结果指示成功时，基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个；以及当纠错解码的结果指示失败时，基于多个累积错误模式信息中的至少一个来调节多个控制信号中的至少一个。

公开(公告)号：CN110008052A

公开(公告)日：2019-07-12

申请号：CN201811532740.4

申请日：2018-12-14

Applicant: 三星电子株式会社 ,  浦项工科大学校 ,  产学协力团

Inventor： 梁景喆 ,  赵诚慧 ,  黄映竣 ,  孔骏镇 ,  孙弘乐 ,  申东旻 ,  李起准

IPC: G06F11/10

Abstract: 一种纠错装置包括低密度奇偶校验(LDPC)解码器和自适应解码控制器。LDPC解码器通过使用解码参数来对数据迭代地执行LDPC解码。自适应解码控制器根据LDPC解码的结果来计算错误率并且根据错误率来调整解码参数。

公开(公告)号：CN103377694B

公开(公告)日：2018-01-23

申请号：CN201310136844.4

申请日：2013-04-19

Applicant: 三星电子株式会社 ,  浦项工科大学校 ,  产学协力团

Inventor： 李起准 ,  申东旻 ,  梁景喆 ,  任胜灿 ,  孔骏镇 ,  李明奎

IPC: G11C11/4063

CPC classification number: G06F11/1068 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/5628 ,  G11C16/0483 ,  G11C29/56004 ,  G11C29/56008 ,  G11C2211/5641 ,  H03M13/13

Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。

公开(公告)号：CN103377694A

公开(公告)日：2013-10-30

申请号：CN201310136844.4

申请日：2013-04-19

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 李起准 ,  申东旻 ,  梁景喆 ,  任胜灿 ,  孔骏镇 ,  李明奎

IPC: G11C11/4063

CPC classification number: G06F11/1068 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/5628 ,  G11C16/0483 ,  G11C29/56004 ,  G11C29/56008 ,  G11C2211/5641 ,  H03M13/13

Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。

公开(公告)号：CN119783810A

公开(公告)日：2025-04-08

申请号：CN202411350668.9

申请日：2024-09-26

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 安秉民 ,  孙弘乐 ,  申东旻 ,  梁大烈 ,  尹钟轮 ,  张宰薰 ,  权世重 ,  金炳旭 ,  朴培盛 ,  李桐洙

IPC: G06N5/04 ,  G06N20/00

Abstract: 公开了一种加速器设备，包括接口电路，与外部设备通信，存储器，存储通过接口电路接收的第一数据，极化编码器，对从存储器提供的第一数据执行极化编码并输出极化编码的结果作为第二数据、以及加速器核心，加载第二数据。第一数据是压缩的权重数据，第二数据是解压缩的权重数据，加速器核心被配置为基于第二数据执行基于机器学习的推理，并且第一数据的长度是可变的。

公开(公告)号：CN119296626A

公开(公告)日：2025-01-10

申请号：CN202410633521.4

申请日：2024-05-21

Applicant: 三星电子株式会社

Inventor： 申峻昊 ,  罗韩星 ,  张宰薰 ,  徐万根 ,  申东旻

IPC: G11C29/42 ,  G11C29/00 ,  G11C29/44

Abstract: 提供了执行高效纠错码译码的存储器控制器和包括其的存储装置。所述存储器控制器包括：数据格式化器，接收第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据，并且对第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据执行格式化操作；以及纠错码(ECC)电路，从数据格式化器接收第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据，并且通过ECC译码处理来纠正第一页上的错误，其中，数据格式化器执行格式化操作，使得第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据以与从存储器装置接收它们的顺序不同的顺序被提供到ECC电路。

公开(公告)号：CN110008052B

公开(公告)日：2024-09-24

申请号：CN201811532740.4

申请日：2018-12-14

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 梁景喆 ,  赵诚慧 ,  黄映竣 ,  孔骏镇 ,  孙弘乐 ,  申东旻 ,  李起准

IPC: G06F11/10

Abstract: 一种纠错装置包括低密度奇偶校验(LDPC)解码器和自适应解码控制器。LDPC解码器通过使用解码参数来对数据迭代地执行LDPC解码。自适应解码控制器根据LDPC解码的结果来计算错误率并且根据错误率来调整解码参数。