-
公开(公告)号：CN103377694B
公开(公告)日：2018-01-23
申请号：CN201310136844.4
申请日：2013-04-19
IPC: G11C11/4063
CPC classification number: G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C11/5628 , G11C16/0483 , G11C29/56004 , G11C29/56008 , G11C2211/5641 , H03M13/13
Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。
-
公开(公告)号：CN103377694A
公开(公告)日：2013-10-30
申请号：CN201310136844.4
申请日：2013-04-19
Applicant: 三星电子株式会社 , 浦项工科大学校产学协力团
IPC: G11C11/4063
CPC classification number: G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C11/5628 , G11C16/0483 , G11C29/56004 , G11C29/56008 , G11C2211/5641 , H03M13/13
Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。
-
公开(公告)号：CN103843296B
公开(公告)日：2017-02-15
申请号：CN201280038947.0
申请日：2012-08-08
Applicant: 浦项工科大学校产学协力团
IPC: H04L27/26
CPC classification number: H04L25/03821 , H04L27/2601 , H04L27/2657 , H04L27/2691
Abstract: 本发明涉及一种OFDM通信系统中的接收装置以及相位噪声抑制方法，使用导频符号以抑制相位噪声的传统接收器不同，其被配置为对来自所接收到的OFDM符号的相位噪声进行估算和补偿，从而能够提高OFDM系统中的传输效率和误码率性能。
-
公开(公告)号：CN103843296A
公开(公告)日：2014-06-04
申请号：CN201280038947.0
申请日：2012-08-08
Applicant: 浦项工科大学校产学协力团
IPC: H04L27/26
CPC classification number: H04L25/03821 , H04L27/2601 , H04L27/2657 , H04L27/2691
Abstract: 本发明涉及一种OFDM通信系统中的接收装置以及相位噪声抑制方法，使用导频符号以抑制相位噪声的传统接收器不同，其被配置为对来自所接收到的OFDM符号的相位噪声进行估算和补偿，从而能够提高OFDM系统中的传输效率和误码率性能。
-
公开(公告)号：CN119943125A
公开(公告)日：2025-05-06
申请号：CN202411024427.5
申请日：2024-07-29
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: G11C29/42
Abstract: 根据各种示例实施例的存储器设备包括：存储器单元阵列，具有连接到字线和位线的多个存储器单元；以及错误校正电路，被配置为对从存储器单元阵列读取的数据执行错误校正，其中，错误校正电路被配置为使用奇偶校验矩阵执行1比特错误校正操作、2比特错误检测操作或3比特错误检测操作中的至少一个，并且奇偶校验矩阵被配置为使得列以奇‑奇‑偶度的顺序排列，并且每行的前导1(LO)以阶梯结构排列。
-
Patent Agency Ranking
公开(公告)号：CN110795271B
公开(公告)日：2024-12-24
申请号：CN201910583884.0
申请日：2019-07-01
Applicant: 三星电子株式会社
Abstract: 一种纠错电路接收包括用户数据和奇偶校验码的码字，并对用户数据执行纠错操作。该电路包括第一缓冲器、解码器、第二缓冲器和处理器。第一缓冲器存储码字并顺序地输出通过划分码字而获得的子组数据。解码器针对从第一缓冲器接收的每个子组数据生成完整性数据，并使用奇偶校验码对用户数据执行纠错操作。第二缓冲器顺序地存储针对每个子组数据的完整性数据。当在第二缓冲器中更新至少一个完整性数据时，处理器基于存储在第二缓冲器中的完整性数据确定在码字中是否存在错误。
-
公开(公告)号：CN113168209B
公开(公告)日：2024-11-05
申请号：CN201980079809.9
申请日：2019-12-05
Applicant: 三星电子株式会社
Abstract: 根据本公开的方面，电子设备包括：第一壳体；第二壳体；铰链壳体，该铰链壳体设置在第一壳体和第二壳体之间并且包含金属材料；铰链结构，该铰链结构至少部分地设置在铰链壳体中，其中，铰链结构连接第一壳体和第二壳体以允许第一壳体和第二壳体之间可选择的旋转角度；以及导电图案，该导电图案形成在铰链壳体的表面上。
-
公开(公告)号：CN118366502A
公开(公告)日：2024-07-19
申请号：CN202410046557.2
申请日：2024-01-11
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 一种存储控制器管理刷新。该存储控制器被配置为与包括存储单元阵列的存储器件通信，该存储单元阵列包括多条字线，该存储控制器可以包括：调度器，被配置为控制向多条字线提供的命令；纠错码引擎，具有包括N个条目的寄存器，并且被配置为基于对多条字线的活动次数进行计数，将第一参数存储在寄存器中，第一参数包括多条字线中的N条字线的地址信息和活动次数信息；比较器，被配置为将第一参数与阈值参数进行比较；以及刷新管理(RFM)决策电路，被配置为基于从比较器输出的结果确定多条字线的刷新频率，并生成RFM命令。
-
公开(公告)号：CN117935875A
公开(公告)日：2024-04-26
申请号：CN202311156643.0
申请日：2023-09-06
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 公开了半导体存储器装置和包括其的存储器系统。所述半导体存储器装置包括：存储器单元阵列，具有在存储器单元阵列中的多个存储器单元行；以及行锤击管理(RHM)电路，包括锤击地址队列。RHM电路被配置为：(i)在参考时间间隔期间从外部的存储器控制器接收第一访问行地址，(ii)将从第一访问行地址随机选择的第一行地址和在选择第一行地址之后从存储器控制器连续接收的第二行地址作为候选锤击地址存储在锤击地址队列中，并且(iii)顺序地输出候选锤击地址作为锤击地址。刷新控制电路被设置以：接收锤击地址，并且对物理邻近于与锤击地址对应的存储器单元行的一个或多个牺牲存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN113764029A
公开(公告)日：2021-12-07
申请号：CN202110614942.9
申请日：2021-06-02
Applicant: 三星电子株式会社
Abstract: 根据本公开的技术构思的错误校正设备包括：校正子生成电路，被配置为接收数据并针对数据生成多个校正子；部分系数生成电路，被配置为在生成多个校正子的同时，通过使用数据来生成与错误位置多项式的系数的一部分有关的部分系数信息；错误位置确定电路，被配置为基于多个校正子和部分系数信息来确定错误位置多项式的系数，并通过使用错误位置多项式来获得数据中的错误的位置；以及错误校正电路，被配置为根据错误的位置来校正数据中的错误。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.055 seconds)
