-
公开(公告)号：CN117938306A
公开(公告)日：2024-04-26
申请号：CN202311664771.6
申请日：2023-12-06
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 通信系统如果根据每一种信号带宽去定制化设计将大幅提升系统的复杂度和硬件设备量，降低通信可靠性，且信号带宽的切换难以满足实时性要求。本发明提出了一种通信系统中建立自适应多带宽可变帧结构的方法，通过配置不同的SP、LP和数据段个数，达到不同信号带宽的高效传输。可变帧结构可以兼容多种信号带宽，实现多速率及可变脉宽的数据传输要求，具有可扩展性，满足当前多带宽高速通信系统需求。
-
公开(公告)号：CN117784023A
公开(公告)日：2024-03-29
申请号：CN202311830651.9
申请日：2023-12-28
Applicant: 中国电子科技集团公司第十四研究所
IPC: G01S7/02
Abstract: 本发明公开了一种基于FPGA的通用波束移位方法、系统和装置，属于雷达信号处理技术领域。本发明的方法包括：接收并解析得到控制参数；例化J个移位子模块，每个移位子模块实现波束左移和右移相应距离门并输出；用J个移位FIFO分别缓存J个移位子模块输出的数据；采用状态机依次循环读取所述J个移位FIFO的数据，每次读取一个距离门；只取缓存有左移和右移相应距离门后的数据的移位FIFO中的数据，作为筛选后的数据；通过输出FIFO输出，得到移位后的波束数据。本发明能实现通过更改配置参数的方式进行移位波束的个数和移位阶数的调整，能够满足雷达信号处理领域的FPGA数据处理的多波束需求。
-
公开(公告)号：CN114421926A
公开(公告)日：2022-04-29
申请号：CN202111605757.X
申请日：2021-12-25
Applicant: 中国电子科技集团公司第十四研究所
IPC: H03H17/02
Abstract: 本发明的目的在于提出了一种基于FPGA的Farrow滤波器设计。该设计提出采用基于对称结构的滤波器系数求解方法，并经过加权优化，获得最终Farrow滤波器的系数；采用该设计的数字延时滤波器能够对延时量自适应调整，无需更换滤波器系数，具备较好的灵活性。同时，该方法充分利用对称结构，可有效节省FPGA的乘法器资源，尤其在针对需要同时多种延时结果时，具备工程实现价值。
-
公开(公告)号：CN114239454A
公开(公告)日：2022-03-25
申请号：CN202111594297.5
申请日：2021-12-24
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F30/331 , G06F115/08
Abstract: 目前比较复杂的FPGA设计，一般在顶层模块之下总包含多个子模块，这些模块能确保功能实现正确，但却因为是设计的组成部分，在仿真时一并被进行了门级行为模拟。假如一个被测模块一共有一个顶层模块和九个子模块，其中七个都是库模块或成熟模块，只有两个是新设计模块，那么EDA工具进行的门级行为模拟计算只有30%的工作量是真正针对我们想要验证的部分。但是由于有顶层代码的存在以及模块间的接口关系验证的需求，又无法用子模块的验证来代替顶层模块的验证。如果我们可以使门级行为模拟跳过库模块和成熟模块，将大大减少门级行为模拟的计算量，提高FPGA代码功能仿真的速度。本发明对于包含有多个子模块的FPGA代码的功能验证，用C模型代替其中的库IP模块或成熟模块，使这些模块不参与功能仿真执行过程中的门级行为模拟，从而大幅度缩短功能仿真执行时间，加快FPGA代码功能验证速度。
-
公开(公告)号：CN108776647A
公开(公告)日：2018-11-09
申请号：CN201810563450.X
申请日：2018-06-04
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了一种基于AXI总线的多DDR控制器管理模块，包括N个(N>0)DDR控制器、N个(N>0)交换开关、M个(M>0)端口适配器，所述端口适配器用于将用户端的读写操作信号按照带宽平均分配的原则通过全通网络和交换开关转换为一个DDR控制器的读写操作信号；所述交换开关用于通过全通网络和端口适配器对L个(L>0)用户端的读写地址和数据进行交换和仲裁，输出仲裁后的读写地址和数据信号给DDR控制器；所述DDR控制器根据所述读写控制信号对所控制的DDR芯片进行读写访问操作。本发明具备高效的多DDR读写访问的仲裁和带宽均衡能力和标准的AXI接口，用户可以通过标准接口方便地进行多DDR访问，能够满足雷达信号处理领域的FPGA开发需求。
-
Patent Agency Ranking
公开(公告)号：CN119254334A
公开(公告)日：2025-01-03
申请号：CN202411385332.6
申请日：2024-09-30
Applicant: 中国电子科技集团公司第十四研究所
IPC: H04B10/25 , H04B10/516
Abstract: 传统的光纤速率配置模块根据特定场景固定配置光纤传输速率，速率配置完毕后无法更改，同时，不同的多通道数据处理系统在使用光纤速率配置模块时，需要根据系统速率重新设计光纤速率配置模块，导致系统研制验证周期长。为此，本发明提出了一种多通道光纤速率动态配置模块及配置方法，通过设计了光纤速率动态重配置方案，可以根据FPGA的外部参考时钟、分频比和倍频系数等特性进行FPGA输入输出全部quad的光纤自适应速率配置。其具有参数配置简单、各种场景通用、应用方便的特点。
-
公开(公告)号：CN119247295A
公开(公告)日：2025-01-03
申请号：CN202411733962.8
申请日：2024-11-29
Applicant: 中国电子科技集团公司第十四研究所
IPC: G01S7/40
Abstract: 本发明涉及一种波束形成芯片中的健康管理模块，包括通道信息采集模块、通道状态判决模块和通道有效判决模块，通道信息采集模块实时采集每路通道的多个状态信息并送入通道状态判决模块；通道状态判决模块对通道状态进行判断并做标记，通道状态送入通道有效判决模块；通道有效判决模块判断每路通道是否参与芯片中的波束形成处理，对于状态异常的通道，将该通道置为无效。本发明采用通道信息采集、通道状态判决和通道有效信号关断的方式，让芯片中异常通道数据不参与波束形成处理，可有效提升波束形成芯片的可靠性。
-
公开(公告)号：CN113328716B
公开(公告)日：2023-08-01
申请号：CN202110596701.6
申请日：2021-05-28
Applicant: 中国电子科技集团公司第十四研究所
IPC: H03H7/12
Abstract: 本发明涉及一种基于FPGA的宽带滤波器模块，包括输入输出端口和子模块，输入输出端口包括：控制参数输入端口、N0个数据输入端口、N0个数据输出端口；子模块包括工作参数配置模块、数据分配模块、滤波器系数分配模块、N0个滤波器组，每个滤波器组包括：N0个延迟器模块、N0个子滤波器和并行相加模块。本发明还公开了一种宽带滤波器模块的实现方法。本发明的滤波器结构简单，具备通用型，可参数化配置实现满足不同的需求。在实际应用中可根据需要的滤波器带宽进行配置，从而实现任意带宽的滤波器，解决了传统的基于FPGA的滤波器性能无法高于FPGA运行时钟的问题，满足了雷达宽带滤波要求。
-
公开(公告)号：CN119766354A
公开(公告)日：2025-04-04
申请号：CN202411962631.1
申请日：2024-12-30
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种基于内嵌CPU的通道管理模块，包括：光纤接口，接收组件下行光纤数据；系统控制单元，完成多根输入光纤数据的解析，并以中断的形式打包发送至内嵌CPU；内嵌CPU，根据中断指令，接收FPGA传输过来的数据，依据系统工作模式完成相应的处理；网络接口，依据系统工作模式，分别完成通道校准结果、组件BIT的网络发送；内嵌CPU软件，根据中断指令，接收FPGA传输过来的数据，完成数据解析，进行系统工作模式判断。本发明利用FPGA接口能力强、CPU处理灵活的特点，完成了通道管理的功能要求，涵盖组件BIT打包外发、通道校准处理等任务，满足各类相控阵天线的应用需求。
-
公开(公告)号：CN119596255A
公开(公告)日：2025-03-11
申请号：CN202411733960.9
申请日：2024-11-29
Applicant: 中国电子科技集团公司第十四研究所
IPC: G01S7/40
Abstract: 本发明涉及一种大规模数字阵列通道快速监测模块，包括：定时与数据分离模块、参数管理模块、通道数据抽取模块和通道数据打包输出模块，首先设计帧结构，监测各通道，通道监测数据发送给定时与数据分离模块，定时与数据分离模块从中将需要的数据分离出来送给通道数据抽取模块，参数管理模块用于参数的配置和管理，通道数据抽取模块接收参数管理模块发送的配置参数，对输入的每个通道数据进行抽取并发送给通道数据打包输出模块，通道数据打包输出模块对抽取的多通道数据进行缓存和打包输出。本发明可提升阵列通道监测效率数十倍，可将大规模数字阵列全阵通道监测时间从原来的数小时缩短至数分钟内，满足产品调试需求。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.057 seconds)
