公开(公告)号：CN103000648A

公开(公告)日：2013-03-27

申请号：CN201210478706.X

申请日：2012-11-22

Applicant: 北京工业大学

Inventor： 秦飞 ,  武伟 ,  安彤 ,  刘程艳 ,  陈思 ,  夏国峰 ,  朱文辉

IPC: H01L27/146

Abstract: 大芯片尺寸封装及其制造方法，属于传感器技术领域。在晶圆第一表面中硅衬底上方的中央设置有光学交互区，在设置有光学交互区的一面连接有金属互联结构，硅衬底上光学交互区周围的I/O通过金属互联结构连接到电极垫；金属互联结的表面设置有保护层，并在保护层上形成有台阶状的凸起或凹槽结构；晶圆的第一表面与玻璃片键合在一起，在玻璃片和晶圆之间形成空腔；晶圆的第二表面设置有TSV孔，通过TSV孔穿过硅衬底将电极垫连接到晶圆第二表面上面的焊盘垫，在TSV孔孔壁上依次制作有作钝化层和金属衬里，聚合物材料将TSV孔填充；在晶圆第二表面上制作防焊层，焊球制作在焊盘垫上。本发明改善了现有封装结构中玻璃和硅衬底之间的分层问题，提高了封装可靠性。

公开(公告)号：CN102818765A

公开(公告)日：2012-12-12

申请号：CN201210310455.4

申请日：2012-08-28

Applicant: 北京工业大学

Inventor： 秦飞 ,  武伟 ,  安彤 ,  夏国峰 ,  刘程艳 ,  于大全 ,  万里兮

IPC: G01N19/00 ,  G01L5/00

Abstract: 一种用于“硅通孔”TSV-Cu结构工艺残余应力的测试方法，属于电子信息技术领域。用压头向下对实验试样中硅通孔中的铜柱进行挤压，同时记录压头向下作用时的位移和压力F，获得压力F和位移曲线，得到压力F下降时的门槛值，并将压力F的门槛值代入压力和界面切应力转换公式中，便得到镀铜工艺制作的硅通孔结构TSV-Cu中铜和硅界面处发生滑移时的切应力门槛值τ0；由切应力门槛值τ0计算得到本发明所需要测量的“硅通孔”TSV-Cu残余应力。本发明最大程度保持试样的完整性，不对试样进行切割等影响残余应力释放的操作，测试结果更加精确，同时残余应力的计算方法简单可靠，可以直观的判断残余应力的正负。

公开(公告)号：CN102420205A

公开(公告)日：2012-04-18

申请号：CN201110344525.3

申请日：2011-11-04

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  武伟 ,  刘程艳 ,  朱文辉

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L24/97 ,  H01L24/73 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明公开了一种先进四边扁平无引脚封装及制造方法。本先进四边扁平无引脚封装包括芯片载体，引脚，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。芯片载体具有凹槽结构和用于接地的引脚，多个引脚在封装件结构中呈面阵排列分布。金属材料层配置于芯片载体和多个引脚的上表面和下表面位置。IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。绝缘填充材料配置于多个引脚的台阶式结构下和芯片载体的凹槽中。通过塑封材料包覆密封形成封装件，暴露出封装件结构底面的芯片载体和外引脚具有凸起部分。本发明突破了低I/O数量瓶颈，提高封装可靠性。

公开(公告)号：CN103021890B

公开(公告)日：2016-06-29

申请号：CN201210550154.9

申请日：2012-12-17

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  刘程艳 ,  武伟 ,  朱文辉

IPC: H01L21/60 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种QFN封装器件的制造方法。制造形成的QFN封装器件的芯片载荷和引脚无需基于事先制作成型的引线框架，而是在封装工艺过程中，有机结合电镀、机械磨削和切割方法形成具有台阶结构的芯片载体和引脚，独立的芯片载体和引脚在封装工艺过程中由配置的绝缘填充材料提供机械支撑和保护，采用绝缘填充材料和塑封材料进行二次包覆密封，制造形成的QFN封装器件具有高的I/O密度和良好的可靠性。

公开(公告)号：CN103165475B

公开(公告)日：2016-05-18

申请号：CN201210548637.5

申请日：2012-12-17

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  刘程艳 ,  武伟 ,  朱文辉

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L24/97 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种半导体封装器件的制造方法。制造形成的QFN半导体封装器件的芯片载荷和引脚无需基于事先制作成型的引线框架结构，而是在封装工艺过程中，有机结合蚀刻、电镀、化学镀方法形成具有的台阶结构的芯片载体和引脚，采用塑封材料进行包封，塑封完成后，采用蚀刻或者机械磨削方法形成独立的芯片载体和引脚。

公开(公告)号：CN103000648B

公开(公告)日：2016-03-09

申请号：CN201210478706.X

申请日：2012-11-22

Applicant: 北京工业大学

Inventor： 秦飞 ,  武伟 ,  安彤 ,  刘程艳 ,  陈思 ,  夏国峰 ,  朱文辉

IPC: H01L27/146

Abstract: 大芯片尺寸封装及其制造方法，属于传感器技术领域。在晶圆第一表面中硅衬底上方的中央设置有光学交互区，在设置有光学交互区的一面连接有金属互联结构，硅衬底上光学交互区周围的I/O通过金属互联结构连接到电极垫；金属互联结的表面设置有保护层，并在保护层上形成有台阶状的凸起或凹槽结构；晶圆的第一表面与玻璃片键合在一起，在玻璃片和晶圆之间形成空腔；晶圆的第二表面设置有TSV孔，通过TSV孔穿过硅衬底将电极垫连接到晶圆第二表面上面的焊盘垫，在TSV孔孔壁上依次制作有作钝化层和金属衬里，聚合物材料将TSV孔填充；在晶圆第二表面上制作防焊层，焊球制作在焊盘垫上。本发明改善了现有封装结构中玻璃和硅衬底之间的分层问题，提高了封装可靠性。

公开(公告)号：CN103050452B

公开(公告)日：2016-01-20

申请号：CN201210550161.9

申请日：2012-12-17

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  刘程艳 ,  武伟 ,  朱文辉

IPC: H01L23/31 ,  H01L23/495 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L24/97 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明公开了一种再布线高密度AAQFN封装器件及其制造方法。制造形成的再布线高密度AAQFN封装器件的引脚在封装工艺过程中采用蚀刻或者电镀方法形成，采用注塑或者丝网印刷方法在引脚之间的凹槽中配置绝缘填充材料，采用蚀刻方法制作再布线层，并形成独立的引脚，采用塑封材料进行包封，塑封完成后，采用化学镀方法在引脚表面制作第二金属材料层。制造形成的再布线高密度AAQFN具有小的尺寸、高的I/O密度、低的制造成本和良好的可靠性。

公开(公告)号：CN102354689B

公开(公告)日：2013-12-04

申请号：CN201110345213.4

申请日：2011-11-04

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  武伟 ,  刘程艳 ,  朱文辉

IPC: H01L23/49 ,  H01L23/31 ,  H01L21/48 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L2224/48247 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种面阵引脚排列四边扁平无引脚封装及制造方法。本封装包括芯片载体，引脚，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。芯片载体具有凹槽结构和用于接地的引脚，多个引脚在封装件结构中呈面阵排列分布。金属材料层配置于芯片载体和多个引脚的上表面和下表面位置。IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。绝缘填充材料配置于多个引脚的台阶式结构下和芯片载体的凹槽中。粘贴材料配置于IC芯片与芯片载体上表面的金属材料层中间或者IC芯片与多个引脚上表面的金属材料层中间。通过塑封材料包覆密封形成封装体。本发明突破了低I/O数量瓶颈，提高封装可靠性。

公开(公告)号：CN102354691B

公开(公告)日：2013-11-06

申请号：CN201110344522.X

申请日：2011-11-04

Applicant: 北京工业大学

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  武伟 ,  刘程艳 ,  朱文辉

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/48 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L24/73 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明公开了一种高密度四边扁平无引脚封装及制造方法。本高密度四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。暴露出封装件结构底面的芯片载体和外引脚具有凸起部分。本发明突破了低I/O数量瓶颈，提高封装可靠性。

公开(公告)号：CN103196828A

公开(公告)日：2013-07-10

申请号：CN201310134457.7

申请日：2013-04-17

Applicant: 北京工业大学

Inventor： 秦飞 ,  黄传实 ,  武伟 ,  刘程艳

IPC: G01N19/04

Abstract: 一种用于测量铜填充TSV孔界面强度的测试方法，属于三维电子封装测试领域。使用纳米压痕仪将TSV电镀铜柱从TSV通孔中压出，得到压出过程中压头上的载荷/位移曲线，并在压出的不同阶段进行卸载再加载，得到卸载、加载曲线。并使用原子力显微镜（AMF）得到卸载后铜柱顶端距TSV转接板上表面的距离。通过分析可以得到界面发生破坏所消耗的能量即界面开裂功，用界面开裂功除以发生破坏界面的面积既可以得到界面的临界应变能释放率。使用该方法可以得到TSV在实际生产过程中不同电镀工艺产生的界面的强度，通过对比选择最适合的电镀工艺，以提高TSV在服役过程中的可靠性。