公开(公告)号：CN1862702A

公开(公告)日：2006-11-15

申请号：CN200610078210.8

申请日：2006-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李政宏 ,  吴经纬 ,  廖宏仁

IPC: G11C11/401

CPC classification number: G11C17/12 ,  G11C7/12 ,  G11C17/18

Abstract: 本发明提供一种存储器系统及只读存储器系统，用以缩短存储单元的存取时间。上述存储器系统包括：至少一存储单元、至少一位线放电次系统，具有至少一放电模组，每个放电模组耦接至位线，而位线又耦接至至少一存储单元，用以在放电控制信号触发时，将位线降低一电压电平；至少一感测放大器，耦接至位线，用以在选取的存储单元中决定所要储存的数据；以及至少一锁存模组，用以在锁存致能信号触发时，储存由感测放大器决定所要储存的数据。其中放电控制信号在锁存致能信号触发之前被触发，以便降低位线的电压电平而加速数据的读取。本发明可缩短存储单元的存取时间。

公开(公告)号：CN119724290A

公开(公告)日：2025-03-28

申请号：CN202311555071.3

申请日：2023-11-20

Applicant: 台积电(南京)有限公司 ,  台湾积体电路制造股份有限公司

Inventor： 刘俊丞 ,  朱智旻 ,  黄健羽 ,  李政宏 ,  廖宏仁

IPC: G11C11/419

Abstract: 本公开涉及存储器器件、写入辅助电路和方法。一种存储器器件包括：存储器单元，处于第一电源电压的第一电源域中；位线，耦合到所述存储器单元；和写入辅助电路。所述写入辅助电路包括：输入端；输出端，在所述存储器单元的写入操作中电耦合到所述位线；输入电路，电耦合到所述输入端；以及输出电路，电耦合在所述输入电路和所述输出端之间。所述输入电路处于不同于所述第一电源电压的第二电源电压的第二电源域中，并且所述输出电路处于所述第一电源域中。

公开(公告)号：CN111048132B

公开(公告)日：2021-12-21

申请号：CN201910963803.X

申请日：2019-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨皓义 ,  李政宏 ,  杨振麟 ,  许育豪

IPC: G11C11/412 ,  G11C11/417 ,  G11C5/14 ,  H03K17/687

Abstract: 电源开关控制电路包括配置为向存储器阵列供电的电源轨。第一头部开关将电源轨耦合到与第一电源域对应的第一电源。第二头部开关将电源轨耦合到与第二电源域对应的第二电源。控制电路配置为接收选择信号和关闭信号，并且响应于选择信号和关闭信号向第一头部开关和第二头部开关输出控制信号以选择性地将第一头部开关和第二头部开关分别耦合到第一电源和第二电源。控制电路配置为响应于关闭信号并且不考虑选择信号，将控制信号输出到第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。本发明的实施例还涉及存储器器件和控制电源开关的方法。

公开(公告)号：CN113782080A

公开(公告)日：2021-12-10

申请号：CN202110476757.8

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢维哲 ,  许育豪 ,  张智皓 ,  李政宏

IPC: G11C11/418

Abstract: 一种存储器件包括：多个存储器单元；字线，连接到多个存储器单元中的一个，字线被配置为提供第一WL脉冲，第一WL脉冲具有限定第一WL脉冲的脉冲宽度的上升沿和下降沿；第一跟踪WL，形成为与存储器单元相邻，第一跟踪WL被配置为通过物理地或可操作地耦合到被配置为将逻辑状态写入存储器单元的位线(BL)而提供具有上升沿的第二WL脉冲，上升沿具有减小的斜率；以及第一跟踪BL，被配置为模拟BL，第一跟踪BL耦合到第一跟踪WL，使得基于第二WL脉冲的上升沿的减小的斜率而增加第一WL脉冲的脉冲宽度。本发明的实施例还涉及操作存储器件的方法。

公开(公告)号：CN107045878B

公开(公告)日：2019-08-30

申请号：CN201610824118.5

申请日：2016-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张琮永 ,  郑基廷 ,  李政宏 ,  廖宏仁 ,  迈克尔·克林顿

IPC: G11C5/14 ,  G11C7/12 ,  G11C8/08

Abstract: 本发明提供了一种双轨存储器，双轨存储器可在第一电压和第二电压下工作，并且双轨存储器包括：在第一电压下工作的存储器阵列；配置为将存储器阵列的字线驱动至第一电压的字线驱动器；配置为传输输入数据信号或输出数据信号的数据路径；以及配置为生成到达存储器阵列、字线驱动器电路和数据路径的控制信号的控制电路；其中，数据路径和控制电路配置为在第一和第二电压这两种电压下工作。本发明还公开了相关的存储器宏和混合供电方法。

公开(公告)号：CN107516540A

公开(公告)日：2017-12-26

申请号：CN201710381521.X

申请日：2017-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨皓义 ,  李政宏 ,  谢继开 ,  吴福安 ,  黄宗贤

IPC: G11C11/417 ,  G11C7/10

CPC classification number: G11C11/419 ,  G11C7/10 ,  G11C7/1057 ,  G11C7/1084 ,  H03K3/356113 ,  H03K3/356139 ,  H03K3/356156 ,  H03K3/356191 ,  H03K19/0175 ,  G11C11/417 ,  G11C7/1087

Abstract: 本揭露涉及具有内建电平移位器的锁存器。本发明实施例揭露一种半导体装置，其包括第一供应电压、不同于所述第一供应电压的第二供应电压及切换电路。所述切换电路包括：输入端，其经配置以接收对应于所述第一供应电压的输入信号；及输出端，其经配置以输出对应于所述第二供应电压的输出信号。所述切换电路是与内建电平移位器组合的锁存器，其提供锁存功能及电平移位功能，且当所述切换电路提供锁存功能时，切断泄漏路径。

公开(公告)号：CN104637529B

公开(公告)日：2017-11-24

申请号：CN201410033720.8

申请日：2014-01-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢维哲 ,  郑基廷 ,  苏建国 ,  李政宏 ,  张琮永

IPC: G11C11/413

CPC classification number: G11C11/418 ,  G11C8/16 ,  G11C8/18

Abstract: 除了其他方面，提供了用于便于对单端口存储器件进行存取操作的一种或多种技术或者系统。在系统时钟的单时钟周期期间对单端口存储器件（诸如SPSRAM的6晶体管位单元阵列）进行多次存取操作。在一个实施例中，封装控制器基于系统时钟的上升沿在系统时钟的第一时钟周期期间启动第一存取操作。响应于在第一时钟操作期间接收操作完成信号，封装控制器在第一时钟周期期间启动对单端口存储器件的第二存取操作。采用这种方式，对于比用于改进的存储密度的多端口存储器件占用相对较小面积的单端口存储器件，实现了多端口存取功能，诸如以串行方式减轻操作干扰。本发明还提供了SPSRAM封装器。

公开(公告)号：CN106531207A

公开(公告)日：2017-03-22

申请号：CN201610654383.3

申请日：2016-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张琮永 ,  李政宏 ,  郑基廷 ,  廖宏仁 ,  廖忠志 ,  陈炎辉

IPC: G11C8/16 ,  G11C7/06

CPC classification number: G11C5/02 ,  G11C5/025 ,  G11C5/14 ,  G11C7/10 ,  G11C7/1069 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/22 ,  G11C11/417 ,  G11C8/16 ,  G11C7/065

Abstract: 一种器件包括存储器阵列，第一数据线和第二数据线。该存储器阵列包括第一带单元、第一子区和第二子区，其中，第一带单元设置在第一子区和第二子区之间。第一数据线具有第一部分和第二部分，其中，第一数据线的第一部分与第一数据线的第二部分断开，并且第一数据线的第二部分配置为将第一子区耦合至第一输入/输出(I/O)电路。第二数据线和第一数据线的第一部分配置为将第二子区耦合至第一I/O电路。本发明的实施例还涉及存储器器件及其形成方法。

公开(公告)号：CN102214485B

公开(公告)日：2016-03-30

申请号：CN201010140005.6

申请日：2010-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴经纬 ,  李政宏 ,  万和舟 ,  姜炜阳

IPC: G11C17/18 ,  G11C17/00

CPC classification number: G11C8/08 ,  G11C17/14

Abstract: 本发明公开了一种只读存储器及其操作方法。所述只读存储单元包括主控制电路、电压移位器、字线驱动器、只读存储单元阵列以及输入输出电路，由两个电平的电源供电。电位较低的第一电源供电给主控制电路、甚至只读存储单元阵列漏极端以及输入输出电路。电位较高的第二电位供电给字线驱动器驱动该只读存储单元阵列栅极端。电压移位器则耦接于主控制电路与字线驱动器之间，作电压移位使用。本发明的只读存储器可避免传统低操作电压所产生的判读错误问题，并可享有低耗电的优点。

公开(公告)号：CN102682836B

公开(公告)日：2015-05-27

申请号：CN201110399964.4

申请日：2011-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑宏正 ,  杨荣平 ,  陆崇基 ,  陶昌雄 ,  李政宏 ,  廖宏仁

IPC: G11C11/413 ,  G11C29/18

CPC classification number: G11C29/846

Abstract: 本发明提供用于解决垂直双位故障的行冗余的方案，具体地，公开了一种电路，包括被配置为存储第一行地址的故障地址寄存器，连接到故障地址寄存器的行地址修改器，其中，行地址修改器被配置为修改从故障地址寄存器接收到的第一行地址，从而生成第二行地址。第一比较器被配置为接收和比较第一行地址和第三行地址。第二比较器被配置为接收和比较第二行地址和第三行地址。第一行地址和第二行地址是存储器中的故障行地址。