-
公开(公告)号：CN114420689A
公开(公告)日：2022-04-29
申请号：CN202210031708.8
申请日：2022-01-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种静电放电(ESD)保护器件和其制造方法。在一些实施例中，ESD保护器件包括：内部电路，在器件晶片中图案化且电耦合于第一节点与第二节点之间；静电放电(ESD)电路阵列，在载体晶片中图案化，其中ESD电路电耦合于第一节点与第二节点之间且配置成保护内部电路免于瞬态ESD事件，且其中器件晶片接合到载体晶片。
-
公开(公告)号：CN113054636A
公开(公告)日：2021-06-29
申请号：CN202110268311.6
申请日：2021-03-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例涉及钳位电路、静电放电保护电路及其操作方法。钳位电路包括耦合在第一节点和第二节点之间的静电放电(ESD)检测电路。钳位电路还包括第一类型的第一晶体管。第一晶体管具有通过第三节点耦合到至少ESD检测电路的第一栅极、耦合到第一节点的第一漏极以及耦合到第二节点的第一源极。钳位电路还包括充电电路，充电电路耦合在第二节点和第三节点之间，并且被配置为在第二节点处的ESD事件期间对第三节点充电。
-
公开(公告)号：CN110797337A
公开(公告)日：2020-02-14
申请号：CN201910538011.8
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , G06F30/392
Abstract: 集成电路设计方法包括：接收集成电路设计，和确定用于所述集成电路设计的平面布置图。所述平面布置图包括多个功能单元和多个分接头单元的布置。确定所述平面布置图中的潜在闩锁位置；以及基于确定的潜在闩锁位置修改所述多个功能单元或所述多个分接头单元中的至少一个的配置。本发明的实施例还提供了分接头单元、集成电路、集成电路设计系统。
-
-
公开(公告)号：CN103187413B
公开(公告)日：2016-02-24
申请号：CN201210102135.X
申请日：2012-04-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0262 , H01L29/732 , H01L29/74
Abstract: 提供了一种静电放电(ESD)保护器件。该ESD包括由具有第一掺杂类型的半导体材料形成的阱区和由具有第二掺杂类型的半导体材料形成的浮置基极。该浮置基极垂直设置在阱区的上方。该ESD还包括由具有第三掺杂类型的半导体材料形成的第一终端接收区。该第一终端接收区垂直设置在浮置基极的上方。ESD还包括第二终端接收区。该第二终端接收区通过浅沟槽隔离(STI)区与第一终端接收区水平横向间隔分开。在一些实施例中，第二终端接收区由具有第三掺杂类型的半导体材料形成以形成双极结型晶体管(BJT)。在一些实施例中，第二终端接收区由具有第四掺杂类型的半导体材料形成以形成硅可控整流器(SCR)。本发明提供了用于ESD的垂直BJT和SCR。
-
Patent Agency Ranking
公开(公告)号：CN103227202B
公开(公告)日：2015-11-18
申请号：CN201310021916.0
申请日：2013-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7831 , H01L27/0255 , H01L29/423 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/785
Abstract: 一种半导体器件可以包括用于ESD保护的位于finFET器件上的体接触件。半导体器件包括半导体鳍状件、源极/漏极区和体接触件。源极/漏极区和体接触件位于半导体鳍状件中。鳍状件的一部分在横向上位于源极/漏极区和体接触件之间。半导体鳍状件位于衬底上。本发明还提供了一种FinFET体接触件及其制造方法。
-
公开(公告)号：CN103311237B
公开(公告)日：2015-11-04
申请号：CN201310005164.9
申请日：2013-01-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0248 , H01L21/02529 , H01L21/02532 , H01L21/28518 , H01L21/76805 , H01L21/7684 , H01L21/76895 , H01L21/823418 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L21/823481 , H01L23/535 , H01L27/0266 , H01L27/027 , H01L27/0886 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/42372 , H01L29/66636 , H01L29/785
Abstract: 本发明公开了一种器件，该器件包括多个STI区、位于多个STI区之间且相互平行的多个半导体条以及位于半导体条上方的多个半导体鳍状件。栅堆叠件设置在多个半导体鳍状件的上方并横穿多个半导体鳍状件。漏极外延半导体区设置在栅堆叠件的一侧并与多个半导体鳍状件连接。漏极外延半导体区包括与半导体鳍状件相邻的第一部分，其中第一部分形成位于多个半导体条上方并与多个半导体条对准的连续区。漏极外延半导体区还包括与第一部分相比远离栅堆叠件的第二部分。第二部分中的每一个都位于一个半导体条上方并与该半导体条对准。第二部分相互平行并由介电材料相互分隔开。本发明还公开了基于FinFET的ESD器件及其形成方法。
-
公开(公告)号：CN104637993A
公开(公告)日：2015-05-20
申请号：CN201410032858.6
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L27/0251 , H01L21/26513 , H01L21/823437 , H01L21/823493 , H01L21/823828 , H01L21/823871 , H01L21/823892 , H01L27/0207 , H01L27/088 , H01L27/0928 , H01L29/66477
Abstract: 半导体布置包括阱区和设置在阱区内的第一区域。第一区域包括第一导电类型。半导体布置包括在第一区域的第一侧上设置在阱区之上的第一栅极。第一栅极包括背离阱区的第一顶面。第一顶面具有第一顶面积。半导体布置包括设置在第一栅极之上的第一栅极接触件。第一栅极接触件包括朝向阱区的第一底面。第一底面具有第一底面积。第一底面积覆盖第一顶面积的至少约三分之二。本发明还提供了促进提高热传导性的半导体布置。
-
公开(公告)号：CN103187413A
公开(公告)日：2013-07-03
申请号：CN201210102135.X
申请日：2012-04-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0262 , H01L29/732 , H01L29/74
Abstract: 本发明提供了一种静电放电(ESD)保护器件。该ESD包括由具有第一掺杂类型的半导体材料形成的阱区和由具有第二掺杂类型的半导体材料形成的浮置基极。该浮置基极垂直设置在阱区的上方。该ESD还包括由具有第三掺杂类型的半导体材料形成的第一终端接收区。该第一终端接收区垂直设置在浮置基极的上方。ESD还包括第二终端接收区。该第二终端接收区通过浅沟槽隔离(STI)区与第一终端接收区水平横向间隔分开。在一些实施例中，第二终端接收区由具有第三掺杂类型的半导体材料形成以形成双极结型晶体管(BJT)。在一些实施例中，第二终端接收区由具有第四掺杂类型的半导体材料形成以形成硅可控整流器(SCR)。本发明提供了用于ESD的垂直BJT和SCR。
-
公开(公告)号：CN118969788A
公开(公告)日：2024-11-15
申请号：CN202410871806.1
申请日：2024-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本发明提供用于静电放电(ESD)保护的装置、电路及方法。静电放电(ESD)保护电路包括：第一晶体管，连接于第一电压与第二电压之间；以及第一控制电路，连接于第一电压与第二电压之间且被配置成向第一晶体管供应控制信号。电路更包括：第二晶体管，连接于第二电压与第三电压之间；以及第二控制电路，连接于第二电压与第三电压之间且被配置成向第二晶体管供应控制信号。第一控制电路及第二控制电路经由第一内连线及第二内连线彼此连接。第一晶体管及第二晶体管被配置成因应于静电放电事件而导通。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.098 seconds)
