公开(公告)号：CN108780620A

公开(公告)日：2018-11-09

申请号：CN201780016987.8

申请日：2017-03-13

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  伊藤俊克 ,  越智久雄 ,  北川英树 ,  铃木正彦 ,  上田辉幸 ,  郡司辽佑 ,  原健吾 ,  西宫节治

IPC: G09F9/30 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/786

Abstract: 有源矩阵基板具备：基板(1)；周边电路，其包含第1氧化物半导体TFT(101)；多个第2氧化物半导体TFT(102)，其配置在显示区域内；以及第1无机绝缘层(11)，其覆盖多个第2氧化物半导体TFT(102)，第1氧化物半导体TFT(101)具有：下部栅极电极(3A)；栅极绝缘层(4)；氧化物半导体层(5A)，其配置为隔着栅极绝缘层与下部栅极电极相对；源极电极(7A)和漏极电极(8A)；以及上部栅极电极(BG)，其隔着包含第1无机绝缘层(11)的绝缘层配置在氧化物半导体层(5A)之上，在上部栅极电极(BG)之上，还具有覆盖第1氧化物半导体TFT(101)的第2无机绝缘层(17)。

公开(公告)号：CN110783344B

公开(公告)日：2023-11-07

申请号：CN201910671345.2

申请日：2019-07-24

Applicant: 夏普株式会社

Inventor： 原健吾 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  上田辉幸 ,  山中昌光

IPC: H01L27/12 ,  H01L21/84 ,  G02F1/1362

Abstract: 一种薄膜晶体管基板和薄膜晶体管基板的制造方法，抑制由第2金属膜的蚀刻引起的缺陷的发生。阵列基板具备：半导体膜；第1绝缘膜，其配置于半导体膜的上层侧；第1金属膜，其配置于第1绝缘膜的上层侧；第2绝缘膜，其配置于第1金属膜的上层侧；第2金属膜，其配置于第2绝缘膜的上层侧；源极配线，其包括第2金属膜；栅极电极，其包括第1金属膜；沟道区域，其包括半导体膜的一部分，以与栅极电极重叠的方式配置；源极区域，其是将半导体膜的一部分低电阻化而成的，通过至少在第2绝缘膜开口形成的接触孔连接到源极配线；漏极区域，其是将半导体膜的一部分低电阻化而成的；及像素电极，其是将半导体膜的一部分低电阻化而成的，与漏极区域相连。

公开(公告)号：CN112071860B

公开(公告)日：2023-08-29

申请号：CN202010444250.X

申请日：2020-05-22

Applicant: 夏普株式会社

Inventor： 北川英树 ,  原义仁 ,  前田昌纪 ,  平田义晴 ,  川崎达也 ,  上田辉幸 ,  今井元 ,  大东彻

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362

Abstract: 本发明提供一种有源矩阵基板以及其制造方法。有源矩阵基板包括：基板；多个下部总线以及多个上部总线；下部绝缘层，位于多个下部总线与多个上部总线之间；氧化物半导体TFT，是配置在各像素区域的氧化物半导体TFT，包含配置在下部绝缘层上的氧化物半导体层；像素电极，配置在各像素区域；多个配线连接部，配置在非显示区域。各配线连接部包含：下部导电层，使用与多个下部总线相同的导电膜而形成；绝缘层，是在下部导电层上延伸设置的，包含下部绝缘层的绝缘层，包含露出下部导电层的一部分的第一开口部；其他导电层，在第一开口部内连接在下部导电层。多个下部总线以及下部导电层包含：包含金属层、和覆盖金属层的上面以及侧面的透明导电层。

公开(公告)号：CN110867453B

公开(公告)日：2023-06-16

申请号：CN201910682845.6

申请日：2019-07-26

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  山中昌光 ,  原健吾

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362

Abstract: 一种半导体装置、显示装置以及半导体装置的制造方法，消除随着各接触孔的形成而出现的问题。阵列基板(11B)具备：第1TFT(15)；第1源极侧连接部(19)，其包括第2金属膜(43)的一部分，连接到第1源极区域(15B)；第1漏极侧连接部(20)，其包括第2金属膜(43)的一部分，连接到第1漏极区域(15C)；第2TFT(24)，其由第1TFT(15)驱动；第2源极侧连接部(28)，其包括第1金属膜(39)的一部分，连接到第2源极区域(24B)；以及第2漏极侧连接部(29)，其包括第1金属膜(39)或第2透明电极膜(48)的一部分，连接到第2漏极区域(24C)。

公开(公告)号：CN111580315B

公开(公告)日：2023-04-04

申请号：CN202010092392.4

申请日：2020-02-14

Applicant: 夏普株式会社

Inventor： 西宫节治 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  山中昌光 ,  原健吾 ,  高畑仁志

IPC: G02F1/1362 ,  H01L27/12

Abstract: 一种有源矩阵基板和具备其的液晶显示装置，有源矩阵基板(10)具备：开关元件(120)，其连接到设置在基板上的栅极线和数据线；像素电极(130)，其与开关元件(120)连接；相对电极(140)，其在俯视时与像素电极(130)重叠；平坦化膜(154)；以及配线(142)。平坦化膜(154)覆盖开关元件(120)，在俯视时与配线(142)重叠的位置形成有贯通平坦化膜(154)的第1接触孔(CH1)。像素电极(130)和相对电极(140)以覆盖平坦化膜(154)的一部分的方式配置。在第1接触孔(CH1)中，相对电极控制配线(142)与相对电极(140)连接。

公开(公告)号：CN110494798B

公开(公告)日：2022-03-08

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN110310960A

公开(公告)日：2019-10-08

申请号：CN201910210031.2

申请日：2019-03-19

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  原义仁 ,  大东彻 ,  今井元 ,  北川英树 ,  前田昌纪 ,  川崎达也 ,  平田义晴 ,  菊池哲郞 ,  伊藤俊克

IPC: H01L27/12 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L21/34 ,  G02F1/1362 ,  G02F1/1368

Abstract: 本发明提供包括电阻低的栅极金属层的有源矩阵基板。有源矩阵基板包括包含多条源极总线SL的源极金属层及包含多条栅极总线GL的栅极金属层、与配置于各像素区域的薄膜晶体管(101)，薄膜晶体管包括：栅极电极(3)、隔着栅极绝缘层(5)而配置在栅极电极(3)上的氧化物半导体层(7)、源极电极(8)及漏极电极(9)，栅极电极(3)形成在栅极金属层内，且电连接于多条栅极总线GL中的对应的一条栅极总线GL，栅极金属层具有层叠构造，该层叠构造包含铜合金层(g1)、与配置在铜合金层(g1)上的铜层(g2)，铜合金层(g1)由包含Cu与至少一个添加金属元素的铜合金形成，添加金属元素包含Al，铜合金中的Al的含有量为2at％以上且为8at％以下。

公开(公告)号：CN109786468A

公开(公告)日：2019-05-21

申请号：CN201811344315.2

申请日：2018-11-13

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/1054 ,  H01L29/78648

Abstract: 提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。半导体装置具备氧化物半导体TFT，氧化物半导体TFT具有：氧化物半导体层，其具有包含沟道氧化物半导体层和保护氧化物半导体层的层叠结构，沟道氧化物半导体层配置在比保护氧化物半导体层靠基板侧；上部栅极电极，其隔着上部绝缘层配置在氧化物半导体层的一部分上；层间绝缘层，其覆盖氧化物半导体层和上部栅极电极；以及第1和第2电极，其电连接到氧化物半导体层，还具有至少贯通层间绝缘层和保护氧化物半导体层并且使沟道氧化物半导体层的一部分露出的第1开口部，第1电极配置在层间绝缘层上和第1开口部内，在第1开口部内与沟道氧化物半导体层的一部分直接接触。

公开(公告)号：CN109659311A

公开(公告)日：2019-04-19

申请号：CN201811177093.X

申请日：2018-10-10

Applicant: 夏普株式会社

Inventor： 西宫节治 ,  大东彻 ,  今井元 ,  铃木正彦 ,  菊池哲郞 ,  上田辉幸 ,  原健吾

IPC: H01L27/12 ,  H01L21/77

Abstract: 能够利用简单的步骤制造出能够应对显示图像的高分辨率的阵列基板。将阵列基板(1)设为具备叠层结构的构成，所述叠层结构包含：由旋涂玻璃材料构成的旋涂玻璃层(12)，配设于旋涂玻璃层(12)的下侧(液晶层的相反侧)的第一栅极布线(第一布线)(11)，以及以俯视阵列基板(1)时与第一栅极重叠的方式配设于旋涂玻璃层(12)的上侧(液晶层侧)的第二栅极布线(第二布线)。阵列基板(1)中，第一栅极布线(11)具有由铜构成的含铜层(M12)、及由钛构成的金属上层(M13)，金属上层(M13)叠层于含铜层(M12)的上侧且配置于含铜层(M12)与旋涂玻璃层(12)之间。

公开(公告)号：CN109599435A

公开(公告)日：2019-04-09

申请号：CN201811148550.2

申请日：2018-09-29

Applicant: 夏普株式会社

Inventor： 原健吾 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  上田辉幸

IPC: H01L29/423 ,  H01L29/786

Abstract: 提供一种薄膜晶体管，进一步增大漏极电流。TFT(10)具备：沟道部(15)，其包括半导体材料；源极电极(13)，其连接到沟道部(15)的一端侧；漏极电极(14)，其连接到沟道部(15)的另一端侧；上层侧栅极电极(11)，其在沟道部(15)的上层侧以与沟道部(15)重叠的方式配置；下层侧栅极电极(12)，其在沟道部(15)的下层侧以与沟道部(15)重叠的方式配置；上层侧栅极绝缘膜(16)，其配置为介于上层侧栅极电极(11)与沟道部(15)之间；以及下层侧栅极绝缘膜(17)，其配置为介于下层侧栅极电极(12)与沟道部(15)之间，其膜厚(T1)与上层侧栅极绝缘膜(16)相比相对较大。