公开(公告)号：CN109791949A

公开(公告)日：2019-05-21

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

Abstract: 半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101)，半导体层(7)具有层叠结构，该层叠结构包含：第1氧化物半导体层(71)，其包含In和Zn，第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层(72)，其包含In和Zn，第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层(70)，其配置在第1氧化物半导体层与第2氧化物半导体层之间，第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层，中间氧化物半导体层是非晶质氧化物半导体层，第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。

公开(公告)号：CN109791892A

公开(公告)日：2019-05-21

申请号：CN201780059470.7

申请日：2017-09-19

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  伊藤俊克 ,  上田辉幸 ,  西宫节治 ,  原健吾

IPC: H01L21/336 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786

CPC classification number: G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06

Abstract: 有源矩阵基板(100)的像素区域具备：薄膜晶体管(101)，其具有氧化物半导体层(7)；无机绝缘层(11)及有机绝缘层(12)，其覆盖薄膜晶体管；共用电极(15)；电介质层(17)，其主要包含氮化硅；以及像素电极(19)，无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，像素电极(10)在像素接触孔内与漏极电极(9)接触，像素接触孔包括分别形成于无机绝缘层(11)、有机绝缘层(12)以及电介质层(17)的第1开口部、第2开口部以及第3开口部，第1开口部的侧面与第2开口部的侧面对齐，第2开口部的侧面包含：第1部分(121)，其相对于基板按第1角度(θ1)倾斜；第2部分(122)，其位于第1部分的上方，按比第1角度大的第2角度(θ2)倾斜；以及交界(120)，其位于第1部分与第2部分之间，相对于基板的倾斜角度不连续地变化。

公开(公告)号：CN109698205A

公开(公告)日：2019-04-30

申请号：CN201811238583.6

申请日：2018-10-23

Applicant: 夏普株式会社

Inventor： 原义仁 ,  北川英树 ,  大东彻 ,  今井元 ,  前田昌纪 ,  川崎达也 ,  伊藤俊克

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362 ,  G02F1/1368

Abstract: 本发明的课题在于提供一种也可适用于大型液晶面板的有源矩阵基板。有源矩阵基板(100)具备源极总线及栅极总线、分别配置于各像素区域P的薄膜晶体管(10)及像素电极PE、隔着介电层配置于像素电极上的共用电极CE、以及在显示区域内配置于栅极金属层与源极金属层之间的旋涂玻璃层(23)，像素电极是由与薄膜晶体管的氧化物半导体层(7)相同的金属氧化物膜形成，旋涂玻璃层在各像素区域内的形成有薄膜晶体管的部分具有开口部(23p)，旋涂玻璃层位于源极总线SL与栅极总线GL交叉的交叉部Dsg的源极总线与栅极总线之间、且位于各像素区域内的像素电极PE的至少一部分与基板(1)之间。

公开(公告)号：CN109597234A

公开(公告)日：2019-04-09

申请号：CN201811139272.4

申请日：2018-09-28

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  原义仁 ,  前田昌纪 ,  伊藤俊克 ,  川崎达也

IPC: G02F1/1333

Abstract: 一种显示面板，抑制位置检测配线与其它配线发生干扰的事态。其特征在于，具备：玻璃基板(31)；多个像素电极(33)，其设置于玻璃基板(31)；多个位置检测电极(48)，其设置于玻璃基板(31)，检测位置输入体的输入位置；多个TFT(32)，其在玻璃基板(31)中相比于像素电极(33)和位置检测电极(48)设置在下层，连接到多个像素电极(33)中的每一个像素电极(33)；位置检测配线(50)，其在玻璃基板(31)中相比于TFT(32)设置在下层，电连接到位置检测电极(48)；以及SOG膜(52)，其配置在位置检测配线(50)与TFT(32)之间。

公开(公告)号：CN107004720A

公开(公告)日：2017-08-01

申请号：CN201580064371.9

申请日：2015-11-19

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  川岛慎吾 ,  今井元 ,  越智久雄 ,  藤田哲生 ,  北川英树 ,  菊池哲郞 ,  大东彻

IPC: H01L29/786 ,  H01L21/28 ,  H01L21/336 ,  H01L21/768

Abstract: 一种半导体装置(200A)，具备：含有栅极电极(3)、氧化物半导体层(5)、栅极绝缘层(4)以及源极电极(7S)及漏极电极(7D)的薄膜晶体管(201)；以覆盖薄膜晶体管(201)且与薄膜晶体管(201)的通道区域(5c)相接的方式配置的层间绝缘层(11)；配置于层间绝缘层(11)上的透明导电层(19)，源极及漏极电极(7)各自含有铜，所述源极及漏极电极(7)与层间绝缘层(11)之间配置有含有铜与铜以外的至少一种金属元素的铜合金氧化膜(10)，层间绝缘层(11)隔着铜合金氧化膜(10)而覆盖漏极电极(7D)，透明导电层(19)于形成在层间绝缘层(11)的接触孔(CH1)内，未隔着铜合金氧化膜(10)而与漏极电极(7D)直接相接。

公开(公告)号：CN107004718A

公开(公告)日：2017-08-01

申请号：CN201580063805.3

申请日：2015-11-19

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  越智久雄 ,  藤田哲生 ,  北川英树 ,  菊池哲郞 ,  川岛慎吾 ,  大东彻

IPC: H01L29/786 ,  G02F1/1368 ,  G09F9/00 ,  G09F9/30 ,  H01L21/28 ,  H01L21/283 ,  H01L21/304 ,  H01L21/336 ,  H01L21/768 ,  H01L23/532

Abstract: 一种半导体装置(100A)，具备：基板(1)；将氧化物半导体层5作为活性层的薄膜晶体管(101)；含有铜的至少一层金属配线层(7S、7D)；配置于至少一层金属配线层(7S、7D)的上面的含有铜的金属氧化膜(8)；隔着金属氧化膜(8)而覆盖至少一层金属配线层的绝缘层(11)；于形成在绝缘层(11)的开口部内，未隔着金属氧化膜(8)而与至少一层金属配线层的一部分直接相接的导电层(19)。

公开(公告)号：CN101410779A

公开(公告)日：2009-04-15

申请号：CN200780011195.8

申请日：2007-01-31

Applicant: 夏普株式会社

Inventor： 西脇章刚 ,  片冈义晴 ,  大东彻 ,  田中信也 ,  西山幸彦 ,  川岛慎吾 ,  贝川裕之 ,  占部孝之

IPC: G06F3/041 ,  G06F3/045

Abstract: 本发明提供触摸面板、显示装置和触摸面板的制造方法。触摸面板(20a)包括绝缘性基板、设置在绝缘性基板(10a)上的透明触摸电极(13a)、和与触摸电极(13a)的周边连接的边框部(F)，并利用通过边框部(F)的电信号检测触摸电极(13a)的触摸位置，边框部(F)设置在绝缘性基板(10a)和触摸电极(13a)之间。

公开(公告)号：CN113078167B

公开(公告)日：2024-07-26

申请号：CN202011484960.1

申请日：2020-12-16

Applicant: 夏普株式会社

Inventor： 今井元 ,  大东彻 ,  上田辉幸 ,  原义仁 ,  前田昌纪 ,  川崎达也 ,  平田义晴 ,  菊池哲郎

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362 ,  G02F1/1368

Abstract: 提供具备顶栅型的氧化物半导体TFT并且能抑制由ESD导致的源极‑栅极间的漏电的有源矩阵基板。有源矩阵基板具备多个源极总线、覆盖源极总线的下部绝缘层、形成在下部绝缘层的上方的多个栅极总线、以及与各像素区域对应配置的氧化物半导体TFT，氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；以及栅极电极，其配置在氧化物半导体层的上方，形成在与栅极总线不同的层，并且与配置在相邻的像素区域的栅极电极分离配置，栅极电极由层间绝缘层覆盖，栅极总线配置在层间绝缘层上、以及形成于层间绝缘层的栅极接触孔内，在栅极接触孔内连接到栅极电极。

公开(公告)号：CN109427661B

公开(公告)日：2023-09-01

申请号：CN201811015011.1

申请日：2018-08-31

Applicant: 夏普株式会社

Inventor： 前田昌纪 ,  原义仁 ,  大东彻 ,  今井元 ,  北川英树 ,  伊藤俊克 ,  川崎达也

IPC: H01L21/77 ,  H01L23/544

Abstract: 缩小配置空间并且提高对准精度。阵列基板(10B)的制造方法具备：第1金属膜形成工序，通过形成第1金属膜(23)并对其进行图案化，形成具有包括开口的下层侧对准标记(39)的下层侧对准标记构成部(40)；第2金属膜成膜工序，形成第2金属膜(25)；光致抗蚀剂膜形成工序，通过形成光致抗蚀剂膜(41)并对其进行图案化，形成与下层侧对准标记的至少一部分重叠的下层侧对准标记重叠部(42)；蚀刻工序，通过选择性地蚀刻并除去第1金属膜(23)和第2金属膜中的与光致抗蚀剂膜的下层侧对准标记重叠部不重叠的部分，形成包括第2金属膜的上层侧对准标记(38)；以及光致抗蚀剂膜剥离工序，剥离光致抗蚀剂膜。

公开(公告)号：CN111755507B

公开(公告)日：2023-08-11

申请号：CN202010213981.3

申请日：2020-03-24

Applicant: 夏普株式会社

Inventor： 今井元 ,  大东彻 ,  菊池哲郎 ,  山中昌光 ,  原义仁 ,  川崎达也 ,  铃木正彦 ,  西宫节治

IPC: H01L29/417 ,  H01L29/786 ,  H01L27/12 ,  H01L21/84 ,  H01L21/44 ,  H01L21/34

Abstract: 提供有源矩阵基板，其具备氧化物半导体TFT，能降低寄生电容。有源矩阵基板具备源极总线、下部绝缘层、包含氧化物半导体层的氧化物半导体TFT、栅极总线及多个配线连接部，氧化物半导体层在形成于下部绝缘层的源极用开口部内电连接到源极电极或源极总线，各配线连接部包含：下部导电部，其使用第1导电膜形成；下部绝缘层，其在下部导电部上延伸设置；氧化物连接层，其与氧化物半导体层使用相同氧化物膜形成，并在形成于下部绝缘层的下部开口部内电连接到下部导电部；绝缘层，其覆盖氧化物连接层；以及上部导电部，其在形成于绝缘层的上部开口部内电连接到氧化物连接层，氧化物连接层包含电阻率比氧化物半导体层的沟道区域的电阻率低的区域。