半导体装置的制造方法
    21.
    发明授权

    公开(公告)号:CN101101879B

    公开(公告)日:2010-12-01

    申请号:CN200710122884.8

    申请日:2007-07-06

    Abstract: 本发明提供一种半导体装置的制造方法。制备由半导体材料制成的半导体衬底,并在半导体衬底上形成异质半导体区,以在异质半导体区和半导体衬底之间的界面处形成异质结。异质半导体区由带隙与该半导体材料的带隙不同的半导体材料制成,异质半导体区的一部分包括膜厚薄于异质半导体区的其它部分的膜厚的膜厚控制部分。通过以等于膜厚控制部分的膜厚的厚度氧化异质半导体区,形成与异质结相邻的栅绝缘膜。在栅绝缘膜上形成栅电极。这使得可以制造包括具有较低的导通电阻以及较高的绝缘特性和可靠性的栅绝缘膜的半导体装置。

    半导体装置的制造方法
    22.
    发明授权

    公开(公告)号:CN100524662C

    公开(公告)日:2009-08-05

    申请号:CN200610059812.9

    申请日:2006-03-15

    Abstract: 一种半导体装置的制造方法,可提高导通时的驱动力,包含:使用具有规定开口的掩模层,在由基板(1)和漏区(2)构成的半导体基体的一个主面侧形成规定的沟槽(15)的工序;至少与沟槽(15)的侧壁相连接,且从该沟槽(15)露出地形成埋入区域(11)的工序;与半导体基体以及埋入区域(11)相连接地形成异质半导体层(30)的工序;对异质半导体层(30)进行图案形成,形成异质半导体区域(3)的工序。

    半导体装置和制造该半导体装置的方法

    公开(公告)号:CN101083280A

    公开(公告)日:2007-12-05

    申请号:CN200610083496.9

    申请日:2006-06-01

    Abstract: 本发明提供一种半导体装置和制造该半导体装置的方法。该半导体装置包括:第一导电类型的半导体基底;以及开关机构,其形成在所述半导体基底的第一主表面上,并切换电流的导通/关断。在半导体基底中,多个柱形异质半导体区间隔开地形成在半导体基底内,该异质半导体区由具有带隙与半导体基底的带隙不同的半导体材料制成,并在第一主表面和与第一主表面相对的第二主表面之间延伸。

    半导体装置及其制造方法
    25.
    发明授权

    公开(公告)号:CN111937123B

    公开(公告)日:2025-04-11

    申请号:CN201880091847.1

    申请日:2018-03-26

    Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具有:在主面形成有槽(100)的基板(10)、具有在槽(100)的底部配置的部分的第一导电型的漂移区域(20)、与漂移区域(20)连接而在槽(100)的一方的侧面配置的第二导电型的阱区(30)、与漂移区域(20)分离而在槽(100)的侧面配置在阱区(30)的表面的第一导电型的第一半导体区域(40)、在槽(100)的内部间隔着漂移区域(20)而与阱区(30)对置配置的第一导电型的第二半导体区域(50)、以及在跨越阱区(30)及第一半导体区域(40)各自的上表面而形成有开口部且在槽(100)的深度方向上延伸的栅极沟槽的内部配置并与阱区(30)对置的栅电极(60)。

    半导体装置及其制造方法
    26.
    发明授权

    公开(公告)号:CN116368624B

    公开(公告)日:2024-10-01

    申请号:CN202080106857.5

    申请日:2020-11-09

    Abstract: 本发明的半导体装置具有:基板;第1导电型源极区域,其形成于基板的主面上;第2导电型阱区域,其与第1导电型源极区域电连接;第1导电型漂移区域,其与第2导电型阱区域接触;第1导电型漏极区域,其与第1导电型漂移区域接触;第1电极,其与第1导电型源极区域电连接;第2电极,其与第1导电型漏极区域电连接;第3电极,其形成为经由绝缘膜而与第1导电型源极区域、第2导电型阱区域以及第1导电型漂移区域接触;以及寄生电容降低区域,其形成为与第1导电型源极区域接触并且经由绝缘膜而与第3电极接触,电阻值高于第1导电型源极区域。

    半导体装置及其制造方法
    28.
    发明公开

    公开(公告)号:CN116635984A

    公开(公告)日:2023-08-22

    申请号:CN202080107575.7

    申请日:2020-12-01

    Abstract: 一种半导体装置,具备:漂移区域,其配置在衬底的主面上,杂质浓度比衬底高;第一阱区域,其与漂移区域连接;以及第二阱区域,其与第一阱区域邻接配置,并与漂移区域相对。第二阱区域的杂质浓度比第一阱区域高。在与衬底的主面平行的方向上,经由第一阱区域与漂移区域相对的源极区域与漂移区域之间的距离比第二阱区域与漂移区域之间的距离长。从第二阱区延伸的耗尽层到达漂移区。

    半导体装置及其制造方法
    29.
    发明公开

    公开(公告)号:CN116368624A

    公开(公告)日:2023-06-30

    申请号:CN202080106857.5

    申请日:2020-11-09

    Abstract: 本发明的半导体装置具有:基板;第1导电型源极区域,其形成于基板的主面上;第2导电型阱区域,其与第1导电型源极区域电连接;第1导电型漂移区域,其与第2导电型阱区域接触;第1导电型漏极区域,其与第1导电型漂移区域接触;第1电极,其与第1导电型源极区域电连接;第2电极,其与第1导电型漏极区域电连接;第3电极,其形成为经由绝缘膜而与第1导电型源极区域、第2导电型阱区域以及第1导电型漂移区域接触;以及寄生电容降低区域,其形成为与第1导电型源极区域接触并且经由绝缘膜而与第3电极接触,电阻值高于第1导电型源极区域。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN112005349A

    公开(公告)日:2020-11-27

    申请号:CN201880092483.9

    申请日:2018-04-19

    Abstract: 具备:基板(1);配置在基板(1)的主面上的第一导电型的漂移区域(4);从漂移区域(4)的第二主面向第二主面的垂直方向延伸设置、且具有到达基板(1)内的底部的第二导电型的第一阱区域(21);与底部接触、且配置在比底部更下方的基板(1)内的第二导电型的第二阱区域(22);以及,从第二主面中的形成有第一阱区域(21)的区域向垂直方向延伸设置、且到达第二阱区域(22)的第一导电型的源极区域(3)。在与第二主面平行且从源极电极(15)朝向漏极电极(16)的方向上,第二阱区域(22)与栅极绝缘膜(6)相接触的距离比第一阱区域(21)与栅极绝缘膜(6)相接触的距离短。

Patent Agency Ranking