-
公开(公告)号：CN101669319B
公开(公告)日：2012-12-26
申请号：CN200880013907.4
申请日：2008-04-25
Applicant: 索尼株式会社
IPC: H04L7/08
CPC classification number: H04L7/08 , H04H20/74 , H04H40/90 , H04L27/2656 , H04L27/2675
Abstract: 本发明涉及可以更确定地建立有可能具有多种帧长度的输入信号的帧同步的帧同步器、帧同步方法和解调器。差动相关检测器(151)计算与插入在输入信号中的导频信号不存在相关联的无导频差动相关值，以及与插入在输入信号中的导频信号存在相关联的具有导频的差动相关值。帧周期确认计数器(152-1，152-3)基于无导频的差动相关值执行对应于分别具有21690和32490个符号的帧长度的输入信号的帧同步控制。帧周期确认计数器(152-2，152-4)基于具有导频的差动相关值执行对应于分别具有22194和33282个符号的帧长度的输入信号的帧同步控制。本发明例如可应用于卫星广播接收机。
-
公开(公告)号：CN101442317B
公开(公告)日：2012-07-11
申请号：CN200810170288.1
申请日：2008-10-20
Applicant: 索尼株式会社
Inventor： 横川峰志
IPC: H03M13/11
CPC classification number: H03M13/6513 , H03M13/1111 , H03M13/1137 , H03M13/116 , H03M13/1165 , H03M13/1168 , H03M13/1185 , H03M13/6508 , H03M13/6516
Abstract: 本发明公开一种用于对以第一格式或第二格式接收的LDPC(低密度奇偶校验)码进行解码的解码装置，其中用以对各自通过以第一或者第二格式接收的LDPC码而获得的接收值进行解码的处理包括并行执行的分别作为F个校验节点的处理的至少F个校验节点处理或者并行执行的分别作为F个变量节点的处理的至少F个变量节点处理。
-
公开(公告)号：CN101047390B
公开(公告)日：2012-07-04
申请号：CN200610064452.1
申请日：2006-12-20
Applicant: 索尼株式会社
Inventor： 横川峰志
IPC: H03M13/11
CPC classification number: H03M13/1137 , H03M13/1105 , H03M13/1111 , H03M13/1117 , H03M13/1131 , H03M13/1134 , H03M13/6505 , H03M13/6566
Abstract: 一种用于解码LDPC(低密度奇偶校验)码的解码设备，包括消息计算单元，用于使用所提供的消息执行可变节点计算以解码所述LDPC码，或执行检查节点计算，和输出作为所述计算的结果而获得的消息；存储单元，用于存储所述消息；以及控制单元，用于执行写控制，用于把所述消息计算单元输出的消息写入所述存储单元中，以及读出控制，用于从所述存储单元两次读出用于所述消息计算单元的计算的相同的消息，并把它们提供到所述消息计算单元。
-
公开(公告)号：CN101310446B
公开(公告)日：2012-06-13
申请号：CN200680042335.3
申请日：2006-09-07
Applicant: 索尼株式会社
CPC classification number: H04L1/0052 , H03M13/1111 , H03M13/118 , H03M13/6577 , H04L1/0057
Abstract: 用于高精度地解码LDPC码而同时抑制设备尺寸的增大的解码设备和方法。校验节点计算器(181)执行包括非线性函数φ(x)和非线性函数的反函数φ-1(x)的计算的校验节点计算，以便解码LDPC码。可变节点计算器(103)执行可变节点的可变节点计算，以便解码LDPC码。校验节点计算器(181)具有LUT，其接收使用固定量化宽度表示数值的定点量化值，并输出非线性函数φ(x)的计算结果作为半浮点量化值，其为使用根据位序列的一部分而确定的量化宽度表示数值的位序列；以及LUT，其接收半浮点量化值并输出反函数φ-1(x)的计算结果作为定点量化值。本发明可以应用于(例如)接收卫星广播的调谐器。
-
公开(公告)号：CN101164241B
公开(公告)日：2012-05-30
申请号：CN200680013905.6
申请日：2006-04-20
Applicant: 索尼株式会社
IPC: H03M13/19
CPC classification number: H03M13/1168 , H03M13/1137 , H03M13/116 , H03M13/1185 , H03M13/6502 , H03M13/6516 , H03M13/6561
Abstract: 本发明涉及一种编码设备和编码方法，通过所述编码设备和编码方法，可以降低电路规模，而不改变线性码的编码操作速度。加法器13以六行为单位针对每行对从循环移位电路12提供的六位的信息字D13和与信息相对应的校验矩阵H的信息部分的乘积进行累积运算，并且将累积运算值作为和D15提供给RAM 14。RAM 14存储和D15。此外，RAM 14依次读出已存储的两位的和D16，并且将所读出的和D16作为和D17通过交织器15提供给累加器16。累加器16对和D17进行累积运算，并且将作为累积运算结果获得的和D18作为码字c的奇偶位p通过选择器17输出。本发明可以应用于发射卫星广播的广播站的设备。
-
Patent Agency Ranking
公开(公告)号：CN100521553C
公开(公告)日：2009-07-29
申请号：CN200480000601.7
申请日：2004-04-19
Applicant: 索尼株式会社
Abstract: 提供一种用于实现LDPC码解码的解码装置、解码方法，其能够限制电路尺寸、将操作频率限制到足够可行的范围内、并容易地控制存储器访问。LDPC码的校验矩阵由p×p单位矩阵、一个或更多1变为0的单位矩阵、它们的循环移位、它们的和、以及p×p的0矩阵的组合组成。在可变节点计算部件(319)同时进行P个可变节点计算的同时，校验节点计算部件(313)同时进行P个校验节点计算。
-
公开(公告)号：CN101414835A
公开(公告)日：2009-04-22
申请号：CN200810170551.7
申请日：2008-10-17
Applicant: 索尼株式会社
IPC: H03M13/11
CPC classification number: H03M13/11 , H04L1/0052 , H04L1/0057 , H04L1/007
Abstract: 公开了一种接收设备、方法和程序。所述接收设备包括：LDPC解码器，被配置用于对数据信号和传输控制信号进行解码；数据信号输入缓冲器和传输控制信号输入缓冲器，所述数据信号输入缓冲器被布置在所述LDPC解码器之前并被配置用于保存所接收的数据信号，所述传输控制信号输入缓冲器被布置在所述LDPC解码器之前并被配置用于保存所接收的传输控制信号；以及控制器，被配置用于选择保存在所述数据信号输入缓冲器中的所述数据信号和保存在所述传输控制信号输入缓冲器中的传输控制信号中的一个，作为有待于解码的信号，并将所选择的信号传输至所述LDPC解码器，以使所述LDPC解码器对所述有待于解码的信号进行解码。
-
公开(公告)号：CN101414834A
公开(公告)日：2009-04-22
申请号：CN200810170537.7
申请日：2008-10-17
Applicant: 索尼株式会社
Inventor： 横川峰志
IPC: H03M13/11
CPC classification number: H03M13/1168 , H03M13/1111 , H03M13/1137 , H03M13/116 , H03M13/1165 , H03M13/616 , H03M13/6508 , H03M13/6577
Abstract: 本发明公开了一种对LDPC码进行解码的解码设备，该解码设备包括：消息计算部，用于执行对接收值进行解码的处理，其中记号F表示整数P的非1约数，并输出F个消息；移位部，被配置成对该F个消息执行F×F循环移位运算、并输出F个消息；存储部，被配置成存储F个消息并允许所存储的该F个所述消息被读出，或是存储上述F个接收值并允许所存储的该F个接收值被读出；和控制部，被配置成通过对该接收值至少执行列重排序处理或与该列重排序处理等同的处理，从而控制向消息计算部提供由F个接收值组成的单位这一操作。
-
公开(公告)号：CN100472971C
公开(公告)日：2009-03-25
申请号：CN200480000738.2
申请日：2004-04-19
Applicant: 索尼株式会社
CPC classification number: H03M13/616 , H03M13/1134 , H03M13/116 , H03M13/1168 , H03M13/1185 , H03M13/1188 , H03M13/6566 , H03M13/6577
Abstract: 本发明涉及一种能将操作频率抑制在足以实现的范围内、并在抑制电路大小的同时容易地执行存储器存取控制的解码方法、解码装置和程序。利用对LDPC(低密度奇偶校验)码的校验矩阵元素执行行置换和列置换中的一种或两种所获得的变换校验矩阵来解码LDPC码。在这种情况下，变换校验矩阵可以表示为多个构成矩阵的组合，例如，该构成矩阵是P×P单位矩阵、其中单位矩阵的一个或多个元素1变成0的准单位矩阵、其中单位矩阵或准单位矩阵被循环移位的移位矩阵、作为至少两个单位矩阵、准单位矩阵和移位矩阵的和的和矩阵、以及P×P的0矩阵。校验节点计算部件(302)同时执行p个校验节点计算。可变节点计算部件(304)同时执行p个可变节点计算。
-
公开(公告)号：CN101208864A
公开(公告)日：2008-06-25
申请号：CN200680022926.4
申请日：2006-04-20
Applicant: 索尼株式会社
IPC: H03M13/19
CPC classification number: H03M13/1168 , H03M13/1114 , H03M13/1137 , H03M13/116 , H03M13/6505 , H03M13/6566
Abstract: 本发明涉及一种可以抑制装置的大规模化的同时高精度地进行LDPC码的解码的解码装置及解码方法。计算部1102使用从解码中间结果保存用存储器1104通过循环移位电路1101提供的解码中间结果D1101，进行与3个校验节点运算对应的第1运算，将其结果得到的解码中间结果D1102存储到解码中间结果保存用存储器1103。计算部415使用从解码中间结果保存用存储器1103通过循环移位电路提供的解码中间结果D414，进行与6个变量节点的运算对应的第2运算，将其结果得到的解码中间结果D415存储到解码中间结果保存用存储器1104。本发明例如可以应用于接收卫星广播的调谐器。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.041 seconds)
