-
公开(公告)号：CN113851534A
公开(公告)日：2021-12-28
申请号：CN202010596578.3
申请日：2020-06-28
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/40
Abstract: 本发明实施例提供一种半导体装置，包括：衬底；第一阱及一第二阱，设置于衬底中且彼此邻接；隔离结构，设置于第一阱上；第一场板，设置于隔离结构上；栅极结构，横跨第一阱及第二阱，且第一场板与栅极结构之间具有开口，此开口露出隔离结构靠近栅极结构的一边缘；漏极结构，设置于第一阱中；以及源极结构，设置于第二阱中，减少或防止热载子效应。
-
公开(公告)号：CN111223824B
公开(公告)日：2021-11-09
申请号：CN201811423550.9
申请日：2018-11-27
Applicant: 世界先进积体电路股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L29/40 , H01L29/778 , H01L21/335
Abstract: 本发明提供了一种半导体装置及其形成方法，其中，半导体装置包括：半导体装置包含第一复合III‑V族半导体层设置于复合基底上，以及第二III‑V族半导体层设置于第一复合III‑V族半导体层上。半导体装置也包含栅极结构设置于第二III‑V族半导体层上，以及源极电极和漏极电极设置于第二III‑V族半导体层上和栅极结构的相对两侧。半导体装置更包含场板设置于栅极结构与漏极电极之间，以及导电结构穿过第二III‑V族半导体层和第一复合III‑V族半导体层，其中场板藉由导电结构与复合基底电连接。
-
公开(公告)号：CN113540228A
公开(公告)日：2021-10-22
申请号：CN202010317069.2
申请日：2020-04-21
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本发明实施例提供一种半导体装置。半导体装置包括：基板；缓冲层，位于基板上；阻挡层，位于缓冲层上，其中通道区位于缓冲层中，且邻近于缓冲层与阻挡层的界面；掺杂化合物半导体层，位于一部分的阻挡层上；未掺杂的第一盖层，位于掺杂化合物半导体层上；栅极结构，位于未掺杂的第一盖层上；以及源极/漏极结构，分别位于栅极结构的两侧。
-
公开(公告)号：CN113540078A
公开(公告)日：2021-10-22
申请号：CN202010316243.1
申请日：2020-04-21
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/088 , H01L27/092
Abstract: 高压半导体装置包括基底、第一绝缘结构、栅极、漏极区域、源极区域以及隔离掺杂区。基底具有第一导电类型，第一绝缘结构设置在基底上。漏极区域设置于基底内且具有第二导电类型。源极区域设置于基底内，其中源极区域具有第一部分以及第二部分，且第一部分具有第二导电类型，第二部分具有第一导电类型。栅极设置在基底上，位在该源极区域与该漏极区域之间且部分覆盖该第一绝缘结构的一侧。隔离掺杂区设置于基底内且包含第一掺杂部分以及第二掺杂部分，第一掺杂部分以及第二掺杂部分具有第一导电类型且相互分隔地设置在第一绝缘结构下方。
-
公开(公告)号：CN110364525B
公开(公告)日：2021-10-08
申请号：CN201810314060.9
申请日：2018-04-10
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供一种半导体结构及其制造方法，包括：一基板，包括一第一区域与一第二区域；一第一沟槽，形成于该基板中，位于该第一区域，由一第一突出结构所包围；一第二沟槽，形成于该基板中，位于该第二区域，由一第二突出结构所包围，其中该第二沟槽的深度大于该第一沟槽的深度；一第一氧化硅层，形成于该第一突出结构的顶部；一第二氧化硅层，形成于该第二突出结构的顶部；一第一介电层，形成于该第一氧化硅层上；以及一第二介电层，形成于该第二氧化硅层上，其中该第一介电层的厚度大于该第二介电层的厚度。
-
Patent Agency Ranking
公开(公告)号：CN113451403A
公开(公告)日：2021-09-28
申请号：CN202010232264.5
申请日：2020-03-27
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/778 , H01L29/423 , H01L21/335
Abstract: 一种高电子迁移率晶体管，包括III‑V族通道层、钝化层、III‑V族阻障层、闸极结构和至少一源/汲极电极，其中，钝化层被设置于III‑V族通道层之上且包括闸极接触洞和源/汲极接触洞，III‑V族阻障层被设置于III‑V族通道层和钝化层之间。闸极结构包括依序堆栈的III‑V族闸极层、闸极蚀刻停止层、闸极电极，其中闸极电极被设置于闸极接触洞中且顺向性覆盖住钝化层的顶面的一部分。至少一源/汲极电极会被设置于至少一源/汲极接触洞中且会顺向性覆盖住钝化层的顶面的另一部分。
-
公开(公告)号：CN113345508A
公开(公告)日：2021-09-03
申请号：CN202010138215.5
申请日：2020-03-03
Applicant: 世界先进积体电路股份有限公司
Abstract: 本发明提供了一种测试电路及电子装置，用以测试一存储电路，并包括一控制器、一图案产生电路、一比较电路以及一暂存器。控制器用以产生多个内部测试信号，并接收一测试结果。图案产生电路根据内部测试信号，写入一测试数据于存储电路的一存储区块中，并读取存储区块，用以产生一读取数据。比较电路比较测试数据及读取数据，用以产生测试结果。暂存器用以存储测试结果。控制器根据暂存器所存储的测试结果，判断存储电路是否正常。
-
公开(公告)号：CN113255410A
公开(公告)日：2021-08-13
申请号：CN202010090023.1
申请日：2020-02-13
Applicant: 世界先进积体电路股份有限公司
IPC: G06K9/00
Abstract: 本案提供一种光学感测装置及其形成方法，包含：形成可固化透明材料于基板上，其中基板具有多个光感测单元于其中；提供透明模板，其中透明模板具有多个凹口；以透明模板压印可固化透明材料，以形成多个凸出部对应于凹口；以及固化可固化透明材料，以形成具有微透镜阵列的透明层，其中固化可固化透明材料的步骤包含将透明模板贴合至可固化透明材料上，以作为光学感测装置的盖板，能够增进准直效能。
-
公开(公告)号：CN113224010A
公开(公告)日：2021-08-06
申请号：CN202010069839.6
申请日：2020-01-21
Applicant: 世界先进积体电路股份有限公司
IPC: H01L23/29 , H01L23/31 , H01L23/495 , H01L29/778
Abstract: 本发明提供一种半导体结构，包含基板、化合物半导体层、栅极结构、源极结构及漏极结构以及导电胶。化合物半导体层设置于基板上。栅极结构设置于化合物半导体层上。源极结构及漏极结构设置于栅极结构的两侧。并且，导电胶设置于基板以及引线框架之间，且导电胶延伸于基板的侧表面上。
-
公开(公告)号：CN112580394A
公开(公告)日：2021-03-30
申请号：CN201910931035.X
申请日：2019-09-29
Applicant: 世界先进积体电路股份有限公司
Abstract: 本发明提供了一种半导体装置及其制造方法，其包含提供具有导电垫于其上的衬底；在衬底上方形成透明结构，其中透明结构包含多个准直柱邻近导电垫；在这些准直柱和导电垫上方形成遮光结构；执行切割工艺以移除位于导电垫正上方的一或多个材料且留下覆盖导电垫的剩余材料，其中一或多个材料包含遮光结构的一部分；以及执行刻蚀工艺以移除剩余材料以露出导电垫。本发明可以提升导电垫的品质，进而提升半导体装置的良率。
-
-
-
-
-
-
-
-
-
Search Results
647
records
(took 0.099 seconds)
