-
公开(公告)号：CN103684732B
公开(公告)日：2018-02-23
申请号：CN201310386944.2
申请日：2013-08-30
Applicant: 株式会社巨晶片
IPC: H04L7/00
CPC classification number: H04B10/60 , H04B10/272 , H04B10/69 , H04L7/0337
Abstract: 本发明提供一种能提高与接收数据信号同步的同步时钟信号的频率稳定性的技术。第一相位设定电路生成第一相位设定信号。第一同步时钟信号生成器从多相本地时钟信号生成由第一相位设定信号设定的相位的第一同步时钟信号。第二生成部从包含表示多相本地时钟信号与接收数据信号之间的频率偏移的频率成分和表示接收数据信号的相位变动的相位变动成分的第一信号去除该相位变动成分，生成包含该频率成分的第二信号。第一相位设定电路根据第二信号更新第一相位设定信号。
-
公开(公告)号：CN104515521B
公开(公告)日：2018-01-30
申请号：CN201410466340.3
申请日：2014-09-12
Applicant: 株式会社巨晶片
Inventor： 山冈卓纪夫
IPC: G01C21/12
CPC classification number: G01C21/10 , G01C21/12 , G01C22/006
Abstract: 本发明提供一种用于在姿势的自由度高的携带型装置中响应性良好、计算量少且误测少的用于推定步行者的行进方向的技术。在作为步行者观测系统的终端装置(1)上设有：水平方向检测部(105)，其基于水平面上的加速度成分αE、αN，来求出水平面上的加速度的功率，并获取观测到该功率的极大值的时间及此时的加速度成分αE、αN，作为峰值信息(114)；铅直方向检测部(104)，其获取观测到铅直方向上的加速度成分αU的极大值及极小值的时间，作为峰值信息(114)；峰值分析部(106)，其基于峰值信息(114)，来对与功率的极大值相关的信息进行筛选，由此获取推定用峰值信息(116)；行进方向推定部(107)，其基于推定用峰值信息(116)，来获取表示步行者的行进方向的行进方向信息(117)。
-
公开(公告)号：CN103297041B
公开(公告)日：2017-08-29
申请号：CN201310064415.0
申请日：2013-02-28
Applicant: 株式会社巨晶片
CPC classification number: H03L7/093 , H03L7/099 , H03L7/0995 , H03L2207/06
Abstract: 本发明提供了一种锁相环。PLL电路包括振荡器、检测块、积分路径以及比例路径。振荡器产生振荡信号。检测块检测在振荡信号和参考信号之间的相位差并产生表示相位差的积分值的积分信号以及表示相位差的当前值的比例信号。积分路径包括接收积分信号并将经调节的积分信号提供至振荡器的调节器，并且调节器具有包括误差放大器的反馈环。比例路径与积分信号分开地将比例信号提供至振荡器。振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的振荡信号，使得振荡信号的相位被锁定至参考信号的相位。
-
公开(公告)号：CN104094085B
公开(公告)日：2017-08-18
申请号：CN201380008328.1
申请日：2013-02-28
Applicant: 株式会社巨晶片
Inventor： 松本真人
CPC classification number: H04W4/027 , G01C21/16 , G01C21/165 , G01C21/20 , G06Q20/20 , G06Q20/3224 , G07C9/00007
Abstract: 定位系统中设置有携带电话、已知绝对位置的检票机、将用户的行进方向限制为基准方向的检票机的框体。并且，在携带电话上设有：非接触式IC卡部，其获取检票机的个体信息；位置确定部，其根据个体信息来获取检票机的绝对位置，由此确定用户的绝对位置；加速度传感器，其检测加速度；角速度传感器，其检测角速度；校正部，其根据携带电话实质上处于静止时的加速度传感器及角速度传感器的检测结果来对加速度传感器及角速度传感器进行校正；方位确定部，其根据由框体将用户的行进方向限制为基准方向的方式时的加速度传感器及角速度传感器的测定值，来确定方位。
-
公开(公告)号：CN103248357B
公开(公告)日：2017-05-17
申请号：CN201310051208.1
申请日：2013-02-16
Applicant: 株式会社巨晶片
IPC: H03L1/00
CPC classification number: H03K17/145 , G01R27/02 , H03H1/02 , H03H7/40 , H03H2210/043
Abstract: 本发明涉及一种校准电路。第一恒定电压被提供给开关电容器中的可变电容，并且可变电容在采样时钟的每个周期内被有效地充电至第一恒定电压。对通过给校准电阻充电生成的电流求平均，并且将所得到的电流与通过将第二恒定电压施加至电阻生成的电流相比较。根据比较的结果来调节可变电容的电容值。因此，可变电容被校准，以便具有目标值。
-
Patent Agency Ranking
公开(公告)号：CN103297027B
公开(公告)日：2017-03-01
申请号：CN201310063268.5
申请日：2013-02-28
Applicant: 株式会社巨晶片
Inventor： 山口正人
IPC: H03K19/003
CPC classification number: H03M1/747 , G09G3/20 , G09G3/3648 , G09G3/3688 , G09G5/393 , G09G2330/021 , H03K3/00 , H03K19/00315 , H03K19/00361 , H03K19/018521 , H03M1/0614 , H03M1/66
Abstract: 本发明公开了一种输出装置。该输出装置接收数据信号，与时钟信号同步地输出与数据信号对应的输出信号，并且包括驱动单元，该驱动单元被配置为驱动输出输出信号的输出缓冲器。该驱动单元包括使用同一电源运行的信号切换单元以及第一和第二驱动电路。该信号切换单元根据数据信号的电平将时钟信号输入到第一和第二驱动电路中的一个，并且，第一和第二驱动电路中的一个向输出缓冲器输出驱动信号，其电平根据时钟信号的电平的改变而变化。
-
公开(公告)号：CN105897261A
公开(公告)日：2016-08-24
申请号：CN201610086604.1
申请日：2016-02-16
Applicant: 株式会社巨晶片
Inventor： 吉木保
IPC: H03L7/10
Abstract: 本发明提供一种时钟同步方法。在本发明的时钟同步方法中，在下位层模块的分频时钟的时钟树的起点配置第1同步FF，并获取从基准时钟和分频时钟的分支点至第1同步FF为止的基准时钟的延迟时间的最大值。将第2同步FF之间的基准时钟的延迟时间的最大值确定为不到基准时钟的半个周期的时间。根据分频时钟的延迟时间的最大值以及第2同步FF之间的基准时钟的延迟时间的最大值确定第2同步FF的级数。将从分支点开始的延迟时间的目标值确定为第2同步FF之间的基准时钟的延迟时间的最大值以下的延迟时间，并在延迟时间成为延迟时间的目标值的位置配置第2同步FF及锁存器。
-
公开(公告)号：CN103828236B
公开(公告)日：2016-06-29
申请号：CN201280035509.9
申请日：2012-07-17
Applicant: 株式会社巨晶片
Inventor： 柏仓正一郎
CPC classification number: H03L7/085 , H03D13/00 , H03K2005/00097 , H03K2005/00104 , H03L7/0812 , H03L7/089 , H03L7/091 , H03L7/10
Abstract: 能将相位检测范围扩大到参考时钟的周期的任意倍数，并在应用于DLL电路时，能自由地选择工作周期。具备：分频器（12），输入参考时钟CLK1并生成进行了二分频的分频时钟CLK3；反相器（13），使分频时钟CLK3相位反转并生成分频反转时钟CLK3B；DFF电路（14），将分频反转时钟CLK3B以延迟时钟CLK4进行同步化并生成同步化时钟CLK5；DFF电路（15），将时钟CLK5以反馈时钟CLK2进行再次同步化并生成最终同步化时钟CLK6；以及相位比较器（11），输入分频时钟CLK3和最终同步化时钟CLK6并比较两者的相位。
-
公开(公告)号：CN102271083B
公开(公告)日：2015-12-09
申请号：CN201110159155.6
申请日：2011-06-07
Applicant: 株式会社巨晶片
Inventor： 福地垒
IPC: H04L12/70
CPC classification number: H04L47/10 , H04L47/527 , H04L47/6255 , H04L49/503
Abstract: 提供了用于对存储在队列中的分组进行整形的各种示例性整形装置。该整形装置包括以预定速率累积令牌的令牌桶。当在令牌桶中累积的令牌的数目等于或大于与队列能够存储的最大分组长度相对应的参考数目时，该整形装置允许传送存储在队列中的分组中的一个，并且减去与被允许传送的分组的长度相对应的令牌的数目。还提供了并入整形装置的各种示例性通信控制装置。
-
公开(公告)号：CN104953968A
公开(公告)日：2015-09-30
申请号：CN201510132214.9
申请日：2015-03-25
Applicant: 株式会社巨晶片
Inventor： 西泽雄树
IPC: H03F3/45
CPC classification number: H03F3/45076 , H03F1/14 , H03F3/45192 , H03F3/45475 , H03F3/45632 , H03F2200/135 , H03F2200/153 , H03F2203/45052 , H03F2203/45264
Abstract: 本发明涉及半导体电路和放大电路。提供一种能够容易地扩展放大电路的输出范围并且能够提高相位补偿用的电容元件的面积效率的技术。驱动器电路4和输出控制该驱动器电路4的控制信号CS的放大电路3构成具有多个极点的反馈回路。半导体电路1具备该反馈回路中的相位补偿用的电容元件CC。放大电路3具有：输出分支，包括从一个电流端子输出控制信号、另一个电流端子连接于电源电位的晶体管；以及包括共源共栅电路的分支，与该输出分支并联连接。在被包括于共源共栅电路的2个晶体管分别具有的彼此连接的2个电流端子和驱动器电路4之间连接有受到镜像效应的电容元件CC。
-
-
-
-
-
-
-
-
-
Search Results
158
records
(took 0.039 seconds)
