公开(公告)号：CN102422402A

公开(公告)日：2012-04-18

申请号：CN201080020501.6

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  西口太郎 ,  佐佐木信 ,  并川靖生 ,  藤原伸介

IPC: H01L21/337 ,  H01L21/02 ,  H01L21/20 ,  H01L29/808

CPC classification number: H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/808

Abstract: 一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。

公开(公告)号：CN102395715A

公开(公告)日：2012-03-28

申请号：CN201080016844.5

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  冲田恭子 ,  井上博挥 ,  藤原伸介 ,  并川靖生

IPC: C30B29/36 ,  C30B33/06

CPC classification number: C30B29/36 ,  C30B33/06

Abstract: 准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。

公开(公告)号：CN102160143A

公开(公告)日：2011-08-17

申请号：CN201080002667.5

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  藤原伸介 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 准备具有第一后侧表面(B1)的第一碳化硅衬底(11)和具有第二后侧表面(B2)的第二碳化硅衬底。放置第一碳化硅衬底(11)和第二碳化硅衬底(12)，以在一个方向上露出第一后侧表面(B1)和第二后侧表面(B2)中的每个。形成连接部(50)，以将第一后侧表面(B1)和第二后侧表面(B2)彼此连接。形成连接部(50)的步骤包括使用在所述一个方向上供给升华物的升华法在第一后侧表面(B1)和第二后侧表面(B2)的每个上形成由碳化硅制成的生长层(30)的步骤。

公开(公告)号：CN116490646A

公开(公告)日：2023-07-25

申请号：CN202180067424.8

申请日：2021-07-27

Applicant: 住友电气工业株式会社

Inventor： 樱田隆 ,  西口太郞 ,  近藤哲郎 ,  松本直树 ,  佐佐木信 ,  山本裕史

IPC: C30B33/00

Abstract: 碳化硅半导体装置的制造方法包括以下的工序。在包含碳化硅单晶基板和设置在碳化硅单晶基板上的碳化硅外延膜的碳化硅基板中，形成成为二维位置坐标的基准的基准标记。在形成基准标记之后，对碳化硅基板的基准标记形成面进行研磨和清洗中的至少任意一种。基于基准标记，确定碳化硅基板上的缺陷的位置坐标。在碳化硅基板上形成元件活性区域。基于基准标记，确定元件活性区域的位置坐标。将缺陷的位置坐标与元件活性区域的位置坐标建立关联，进行元件活性区域的优劣判定。

公开(公告)号：CN105358744B

公开(公告)日：2018-07-20

申请号：CN201480037439.X

申请日：2014-05-14

Applicant: 住友电气工业株式会社

Inventor： 堀勉 ,  川濑智博 ,  佐佐木信

IPC: C30B29/36

CPC classification number: C30B23/025 ,  C30B23/00 ,  C30B23/02 ,  C30B29/36

Abstract: 在本发明中，制造碳化硅单晶衬底(10)的方法包括以下步骤。制备具有主表面(2a)并且由碳化硅制成的籽晶(2)，以及碳化硅原材料(3)。通过在维持在碳化硅原材料(3)中的任意两点之间的温度梯度为30℃/cm或更小的同时，升华碳化硅原材料(3)，使碳化硅单晶(1)在主表面(2a)上生长。籽晶(2)的主表面(2a)为{0001}面或相对于{0001}面具有10°或更小偏离角的面，并且主表面(2a)具有20/cm2或更大的螺旋位错密度。因此，提供能实现提高的晶体质量的碳化硅单晶衬底和其制造方法。

公开(公告)号：CN102958834A

公开(公告)日：2013-03-06

申请号：CN201280001101.X

申请日：2012-01-26

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  井上博挥

IPC: C01B31/36 ,  C30B29/36

CPC classification number: C30B29/36 ,  C01B32/956 ,  C01P2004/60 ,  C01P2004/61 ,  C01P2006/80 ,  C30B35/007 ,  Y10T428/2982

Abstract: 本发明提供一种碳化硅晶体生长用碳化硅粉末和制造所述碳化硅粉末的方法。通过将硅小片(1)与碳粉末(2)的混合物(3)进行加热并其后将所述混合物粉碎而形成所述碳化硅粉末且所述碳化硅粉末基本由碳化硅构成。

公开(公告)号：CN102668030A

公开(公告)日：2012-09-12

申请号：CN201180004269.1

申请日：2011-06-17

Applicant: 住友电气工业株式会社

Inventor： 堀勉 ,  原田真 ,  井上博挥 ,  佐佐木信 ,  伊藤里美 ,  并川靖生

IPC: H01L21/20 ,  H01L21/203 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02002 ,  H01L21/02529 ,  H01L21/02609 ,  H01L21/02667 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 第一单晶碳化硅衬底(11)的第一顶点(P1)和第二单晶碳化硅衬底(12)的第二顶点(P2)彼此邻接，使得第一单晶碳化硅衬底(11)的第一边(S 1)和第二单晶碳化硅衬底(12)的第二边(S2)对准。另外，第一边(S 1)的至少一部分和第二边(S2)的至少一部分与第三单晶碳化硅衬底(13)的第三边(S3)邻接。因此，在制造包括复合衬底的半导体器件中，能够抑制由单晶碳化硅衬底之间的空隙而引起的工艺波动。

公开(公告)号：CN102597338A

公开(公告)日：2012-07-18

申请号：CN201180004372.6

申请日：2011-05-19

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  伊藤里美 ,  原田真 ,  佐佐木信

IPC: C30B29/36 ,  C30B33/06 ,  H01L21/02

CPC classification number: H01L21/187 ,  C30B29/36 ,  C30B33/06 ,  H01L29/1608

Abstract: 本发明公开了一种碳化硅衬底，其能够减少使用该碳化硅衬底的半导体器件的制造成本，以及该碳化硅衬底的制造方法。具体地，一种碳化硅衬底的制造方法，包括：制备(S10)每个均由碳化硅(SiC)构成的多个单晶体(1)的步骤；形成(S20)集合体的步骤；将单晶体彼此连接(S30)的步骤；以及对集合体进行切片(S60)的步骤。在步骤(S20)中，通过布置多个SiC单晶锭并且其间插入有包含Si的硅(Si)层，以形成单晶体的集合体。在步骤(S30)中，通过加热集合体将所述至少一部分形成为碳化硅，并且经由Si层中被形成为碳化硅的该部分将相邻的SiC单晶锭彼此连接。在步骤(S60)中，对其中SiC单晶锭彼此连接的集合体进行切片。

公开(公告)号：CN102549715A

公开(公告)日：2012-07-04

申请号：CN201080042620.1

申请日：2010-09-17

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  冲田恭子 ,  井上博挥 ,  并川靖生 ,  藤原伸介

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: C30B29/36 ,  C30B23/00 ,  H01L21/02002 ,  Y10T428/192

Abstract: 一种SiC晶锭(10a)，其设置有：底面(12a)，其具有四个边；四个侧面(12b，12c，12d，12e)，该四个侧面在与所述底面(12a)的方向相交的方向上从所述底面(12a)延伸；以及生长面(12f)，其与所述侧面(12b，12c，12d，12e)连接，并位于相对于所述底面(12a)的相反侧上。所述底面(12a)、所述侧面(12b，12c，12d，12e)以及所述生长面(12f)中的至少一个是{0001}面、{1-100}面、{11-20}面或相对于这些面具有10°以内的倾斜的面。

公开(公告)号：CN102511074A

公开(公告)日：2012-06-20

申请号：CN201180003852.0

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  增田健良 ,  和田圭司 ,  井上博挥 ,  西口太郎 ,  冲田恭子 ,  并川靖生 ,  堀井拓

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/2007 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种能够降低制造成本的用于制造碳化硅衬底的方法，该方法包括下列步骤：准备基底衬底(10)和SiC衬底(20)；通过在彼此的顶部上放置基底衬底(10)和SiC衬底(20)来制造层叠衬底；通过加热接合衬底来制作接合衬底(3)；通过加热接合衬底(3)使基底衬底(10)的温度高于SiC衬底(20)的温度而使在接合界面(15)处形成的空洞(30)在接合衬底(3)的厚度方向上移动；以及通过去除在与SiC衬底(20)相反侧上包括主要衬底(10B)的基底衬底(10)的区域来去除空洞(30)。