-
公开(公告)号：CN114512485B
公开(公告)日：2024-02-27
申请号：CN202210117374.6
申请日：2022-02-08
Applicant: 西安电子科技大学
IPC: H01L27/092 , H10B10/00 , H01L21/8238 , B82Y10/00 , B82Y40/00
Abstract: 本发明公开了一种堆叠纳米片接入晶体管及其制备方法，主要解决现有堆叠纳米片结构无法实现对器件阈值电压、开态驱动能力调整的问题，其包括衬底(1)和位于衬底上部两边的源漏区(3)，源漏区之间设有导通控制区，导通控制区自下而上设置有若干个堆叠的P型硅层(2)，每个堆叠的P型硅层两边为隔离侧墙(4)，隔离侧墙之间的P型硅层表面覆盖有栅介质层(21)，P型硅层的下层包裹有下层栅极(22)，未被下层栅极包裹的P型硅层上包裹有上层栅极(23)，上层栅极与下层栅极之间设有栅隔离层(24)。本发明能实现双栅极对堆叠纳米片结构的阈值电压以及开态驱动能力的调整，且制作工艺简单，可用于4管静态随机存储器。
-
公开(公告)号：CN116976264A
公开(公告)日：2023-10-31
申请号：CN202310475038.3
申请日：2023-04-27
Applicant: 西安电子科技大学
IPC: G06F30/367 , G06N3/045 , G06N3/08
Abstract: 本发明公开了一种基于并行神经网络的集成电路的参数映射方法及系统，包括：步骤1、获取待映射电学参数；步骤2、对所述待映射电学参数进行标准化处理，得到预处理标准化的电学参数；步骤3、将所述预处理标准化的电学参数输入至训练好的并行神经网络中，得到预处理标准化的模型参数；步骤4、将预处理标准化的模型参数进行标准化的逆向处理，得到最终的映射结果。本发明公开了一种利用并行神经网络解决集成电路老化仿真中参数映射问题的方法。本发明利用对输入输出的标准化解决了并行神经网络在参数映射的训练过程中梯度下降不稳定的问题。
-
公开(公告)号：CN114530451A
公开(公告)日：2022-05-24
申请号：CN202210117348.3
申请日：2022-02-08
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于堆叠纳米片结构的四管静态随机存储器单元电路，主要解决现有存储器单元读写稳定性差的问题。其包括两个N型接入晶体管AXL、AXR，两个N型下拉晶体管PL、PR，两个存储节点QL、QR，一根字线WL，两根位线BL、BLB。PL和PR的源极均接地，漏极分别与QL、QR相连，栅极分别与QR、QL相连；AXL和AXR的下层栅极均与WL相连，漏极分别与BL、BLB相连，源极及上层栅极分别与QL、QR相连。两个接入晶体管上层栅极的金属功函数均低于两个下拉晶体管栅极的金属功函数，下层栅极的金属功函数均高于下拉晶体管栅极的金属功函数。本发明提高了存储器电路读写稳定性，可用于大规模集成电路制备。
-
公开(公告)号：CN114499488A
公开(公告)日：2022-05-13
申请号：CN202111603702.5
申请日：2021-12-25
Applicant: 西安电子科技大学
IPC: H03K19/003 , H03K19/0185
Abstract: 本发明提出了一种缓解集成电路老化的电路结构及控制方法，旨在通过精简电路结构，减小晶体管阈值电压的偏移量，有效抑制NBTI效应对集成电路老化程度的影响，同时降低生产成本，电路结构包括：并行排布的第一NMOS晶体管和PMOS晶体管组成的传输门，传输门的输出端与PMOS晶体管的栅极信号输入端之间加载有第二NMOS晶体管；控制方法：初始化集成电路的输出信号，在集成电路工作模式下，不影响集成电路正常工作，在集成电路待机模式下，通过本发明电路结构控制关键门的输入，实现对集成电路负偏置温度不稳定性NBTI效应的缓解。
-
公开(公告)号：CN112349777A
公开(公告)日：2021-02-09
申请号：CN202010976148.4
申请日：2020-09-16
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/49 , H01L29/423 , H01L29/20 , H01L31/113
Abstract: 本发明公开了一种具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法，其中，GaN HEMT光电探测器包括衬底、位于衬底上的GaN缓冲层、位于GaN缓冲层上的AlGaN势垒层、位于AlGaN势垒层表面两侧的源漏电极，以及位于源漏电极之间的复合栅结构，其中，复合栅结构包括位于AlGaN势垒层上的钙钛矿以及位于钙钛矿层上的TCO层。本发明将钙钛矿图形化后，与透明导电氧化物组成复合栅结构，并将其用在氮化镓HEMT光电探测器上，以使钙钛矿材料优异的光电性能与HEMT器件的高迁移率、高开关比特性相结合，从而获得更好的光电响应，扩大了器件应用范围。
-
Patent Agency Ranking
公开(公告)号：CN105425749A
公开(公告)日：2016-03-23
申请号：CN201510937567.6
申请日：2015-12-15
Applicant: 西安电子科技大学
IPC: G05B19/418
CPC classification number: Y02P90/02 , G05B19/41875
Abstract: 本发明公开了一种批量加工晶圆的统计过程控制的方法，主要解决现有控制图无法对批量加工晶圆实施统计过程控制的问题。其实施步骤是：1、当同一产品在相应加工炉中完成晶圆批量加工后，采集样本数据，获得每个子批的均值和标准偏差；2、由子批均值和标准偏差，计算二阶嵌套控制图中四个控制图相应的特征值，获得二阶嵌套控制图中四个控制图的控制线；3、按照休哈特控制图的绘制方法，将特征值和控制线绘制到对应的控制图中；4、应用判断过程异常准则对步骤3的四个控制图进行判断，得出批量加工晶圆的生产过程是否处于受控状态的结果。本发明可全面监控晶圆批量加工，且具有诊断功能，提高了晶圆的加工质量，可用于晶圆批量生产。
-
公开(公告)号：CN103412032A
公开(公告)日：2013-11-27
申请号：CN201310391190.X
申请日：2013-08-31
Applicant: 西安电子科技大学
Abstract: 本发明公布了一种增强型功率MOS器件栅内引线脱落的检测方法。具体步骤是：（1）检查器件外观，获取表面完好的器件；（2）“两线法”测量器件阈值电压；（3）判定是否存在其它损坏，去除内部存在其它损坏的器件；（4）“三线法”测量器件阈值电压；（5）判定栅内引线是否脱落。本发明采用“两线法”和“三线法”，对增强型功率MOS器件的阈值电压进行测量，根据测量结果，判定增强型功率MOS器件栅内引线是否脱落。本发明具有操作简便，测量耗时短、成本低、效率高的优点。
-
公开(公告)号：CN118761427A
公开(公告)日：2024-10-11
申请号：CN202410681810.1
申请日：2024-05-29
Applicant: 西安电子科技大学 , 无锡盛景微电子股份有限公司
Abstract: 本发明提供了基于污染源扩散理论的低可靠性芯片识别方法及装置。其中，包括：获取待识别芯片以及污染芯片；根据待识别芯片与污染芯片的位置信息以及预设污染范围，从模型数据库中查找污染芯片对应的权重系数和污染系数；模型数据库包括：第一数据库和第二数据库，第一数据库用于存储相关位置信息，第二数据库用于存储相关权重系数和相关污染系数；利用权重系数和污染系数计算污染程度值；将污染程度值代入转换函数，获取待识别芯片的早期失效概率；基于预设筛选阈值和早期失效概率对待识别芯片进行可靠性判断，获取识别结果；第二数据库和转换函数均基于优化遗传算法优化训练得到。提高了低可靠性芯片识别的稳定性和准确性，降低了良品损失。
-
公开(公告)号：CN116865739A
公开(公告)日：2023-10-10
申请号：CN202310712050.1
申请日：2023-06-15
Applicant: 西安电子科技大学
IPC: H03K19/003 , H03K19/0175
Abstract: 本发明公开一种用于降低偏置温度不稳定性的时钟缓冲器及摆幅补偿方法，主要解决现有时钟缓冲器受偏置温度不稳定性影响摆幅下降的问题。其包括尾电流晶体管T3、差分对晶体管T1、T2、负载电阻R1、R2及补偿电路，其中尾电流晶体管T3的源极接电源，漏极接差分对晶体管T1、T2的源极，栅极与补偿电路连接。补偿电路包括稳压结构和老化补偿结构，该稳压结构包括第一负载晶体管T4和第一放大晶体管T5，该老化补偿结构包括第二负载晶体管T6、第二负载电阻R3、第二放大晶体管T7。本发明通过设计补偿电路的器件参数，提高了尾电流晶体管T3的栅极偏置电压，有效降低了偏置温度不稳定对输出摆幅和可靠性的影响，可用于时钟电路设计。
-
公开(公告)号：CN116593561A
公开(公告)日：2023-08-15
申请号：CN202310296893.8
申请日：2023-03-23
Applicant: 西安电子科技大学
IPC: G01N27/414 , B82Y15/00 , B82Y40/00
Abstract: 本发明公开了一种基于倒T形负电容隧穿场效应晶体管的生物传感器，主要解决现有技术灵敏度低，制造工艺复杂的问题。其自下而上依次为衬底(1)、沟道区(4)、栅极绝缘介质层(5)、栅极铁电层(7)、栅极氮化钛层(8)、栅极金属层(9)、源区(3)、导电层(11)，该沟道区的两侧为漏区(6)，漏区两侧设有隔离槽(2)，该栅极绝缘介质层的垂直部分两侧设有生物填充层(10)，其中，沟道区采用倒T形结构；栅绝缘介质层采用对称的L形结构；栅极金属层由下层金属铪和上层金属铝构成，本发明显著提高了生物传感器的灵敏度和开态电流，能有效抑制短沟道效应和双极效应，且制造工艺简单，制造成本低，可用于无标记检测生物分子。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.041 seconds)
