一种半导体器件参数智能提取方法及装置

    公开(公告)号:CN118643316B

    公开(公告)日:2025-02-14

    申请号:CN202411132085.9

    申请日:2024-08-19

    Abstract: 本发明提供一种半导体器件参数智能提取方法及装置,涉及集成电路技术领域。此方法包括:首先将获取的半导体器件的目标数据输入初始神经网络的提取器,以获取当前模型参数组合。然后使用仿真器输出当前模型参数组合的当前目标数据,并计算当前目标数据对应的多个第一电学目标。计算第一误差,判断第一误差是否小于预设误差,若否,调整当前模型参数组合并重新仿真和计算第一误差,直至第一误差小于预设误差,根据当前模型参数组合和预设范围,生成模型参数范围。最终根据模型参数范围生成数据集,利用数据集所训练完成的神经网络的提取器,输出目标模型参数组合。可有效提高半导体器件参数提取的效率和准确性。

    SiC JBS器件的高温高湿反偏应力损伤表征方法

    公开(公告)号:CN112051495A

    公开(公告)日:2020-12-08

    申请号:CN202010733221.5

    申请日:2020-07-27

    Abstract: 本发明公开了一种SiC JBS器件的高温高湿反偏应力损伤表征方法,包括:测量第一SiC JBS二极管的初始电学特性参数、初始噪声特性参数;对第一SiC JBS二极管在预设温度、预设湿度、预设反向偏压条件下暴露预设时间得到第二SiC JBS二极管;测量第二SiC JBS二极管的电学特性参数、噪声特性参数;得到电学特性参数漂移程度;得到噪声特性参数漂移程度。本发明可以更加敏感且全面地反映经过高温高湿反偏应力环境下应力后SiC JBS二极管的损伤程度。

    一种面向边缘设备的硬件加速系统及边缘设备

    公开(公告)号:CN119940431A

    公开(公告)日:2025-05-06

    申请号:CN202411927812.0

    申请日:2024-12-25

    Abstract: 本发明公开了一种面向边缘设备的硬件加速系统及边缘设备,该系统包括:RISC‑V内核、外部存储器、摄像头和加速器;RISC‑V内核用于向加速器发送VLIW指令;VLIW指令是将训练好的神经网络的每一个网络层的操作进行分解和指令转化得到的;加速器具有基于VLIW架构的并行处理结构,用于根据每个VLIW指令的计算需求配置计算模式,根据配置的计算模式进行每个VLIW指令的数据操作的并行计算;外部存储器用于存储加速器进行并行计算时所需的训练好的神经网络的参数;摄像头用于捕获训练好的神经网络的待处理图像。本发明能够降低系统功耗,提高系统并行处理能力,并且硬件成本低。

    一种半导体器件参数智能提取方法及装置

    公开(公告)号:CN118643316A

    公开(公告)日:2024-09-13

    申请号:CN202411132085.9

    申请日:2024-08-19

    Abstract: 本发明提供一种半导体器件参数智能提取方法及装置,涉及集成电路技术领域。此方法包括:首先将获取的半导体器件的目标数据输入初始神经网络的提取器,以获取当前模型参数组合。然后使用仿真器输出当前模型参数组合的当前目标数据,并计算当前目标数据对应的多个第一电学目标。计算第一误差,判断第一误差是否小于预设误差,若否,调整当前模型参数组合并重新仿真和计算第一误差,直至第一误差小于预设误差,根据当前模型参数组合和预设范围,生成模型参数范围。最终根据模型参数范围生成数据集,利用数据集所训练完成的神经网络的提取器,输出目标模型参数组合。可有效提高半导体器件参数提取的效率和准确性。

    一种用于高速模数转换器的栅压自举开关电路

    公开(公告)号:CN117767931A

    公开(公告)日:2024-03-26

    申请号:CN202311693652.3

    申请日:2023-12-06

    Abstract: 本发明适用于集成电路技术领域,提供了一种用于高速模数转换器的栅压自举开关电路,包括:开关管、P型栅压自举电路,以及N型栅压自举电路;其中开关管包括相互并联的NMOS管和PMOS管,其中开关管的一端连接至输入端Vin,开关管的另一端连接至输出端Vout;NMOS管与N型栅压自举电路连接;PMOS管与P型栅压自举电路连接;P型栅压自举电路和N型栅压自举电路之间相互连接;开关管用于消除沟道电荷注入效应、时钟馈通效应、体效应;N型栅压自举电路用于保持NMOS管的导通电阻恒定;P型栅压自举电路用于保持PMOS管的导通电阻恒定。本发明能够有效改善开关管的非线性失真,提高开关管的响应速度。

    一种时序驱动电路划分方法
    9.
    发明公开

    公开(公告)号:CN115221821A

    公开(公告)日:2022-10-21

    申请号:CN202210642441.6

    申请日:2022-06-08

    Abstract: 本发明涉及一种时序驱动电路划分方法,包括:获取第一超图和路径集合;对所述路径集合中的每条路径进行加权处理得到第二超图;对所述第二超图进行多级聚类处理得到第三超图;利用迭代二划分方法对所述第三超图进行划分,经多次迭代后,得到k个划分,在每次迭代划分后,先使用基于节点移动的改善算法优化分割结果的割代价,再进行系统级布局,以得到第四超图;按照聚类的逆过程,将所述节点团散开,且在每一级时对所述第四超图中处于边界的节点进行移动,得到移动到其他所有划分的增益值,以根据所述增益值得到第五超图。本发明在进行电路划分时,能够同时考虑割代价和最大路径延时的影响,划分结果具有较好的时序性能。

Patent Agency Ranking